Організація й застосування мікропроцесорних систем обробки даних і управління.

Роботу підготував Сергій

Магнітогорський Державний Професійно-педагогічний коледж

Магнітогорськ, 2005 р.

1. Логічна структура мікропроцесорної системи

При проектуванні систем контролю, управління або обчислень на основі мікропроцесора необхідно з'ясувати та описати функції, що підлягають виконанню у системі, а потім погодити їх з можливостями тих мікропроцесорів, які можуть бути використані в проектованої системи.

Реальна електронна система на основі мікропроцесора містить значну кількість функціональних пристроїв, одним з яких є мікропроцесор. Всі пристрої системи мають стандартний інтерфейс і підключаються до єдиної інформаційної магістралі, як це показано на рис.1.

Мікропроцесор в залежності від вимог, що пред'являються до системи, може бути пристроєм однокристальним або одноплатні, створеним на основі багатокристальні комплекту мікропроцесорних ВІС. У високопродуктивних системах мікропроцесор будується на основі біполярних мікропроцесорних секцій БІС.

Мікропроцесор виконує в системі функції центрального пристрою управління та устаткування арифметичне-логічного перетворення даних. Як пристрій управління він генерує послідовності синхронізуючих і логічних сигналів, які визначають послідовності спрацювання всіх логічних пристроїв системи. Мікропроцесор задає і послідовно здійснює мікрооперації вилучення команд програми з пам'яті системи, їх розшифровку і виконання. Тип операцій мікропроцесора визначається кодом операції в команді. Згідно з цими кодами мікропроцесор виконує арифметичні, логічні або інші операції над числами, представленими в двійковому або кодованому двійковій-десятковому коді.

Числа, піддаються операційним перетворень в арифметичній-логічному блоці мікропроцесора, називають операндами. Операнд може бути одним з вихідних чисел, результатом, константою або деяким параметром. Операція в мікропроцесорі проводиться над одним або двома операндами.

Пам'ять мікропроцесорної системи фізично реалізується на основі різних ЗУ. Техніко-економічна доцільність веде до побудови ієрархічної пам'яті на основі напівпровідникових постійних і оперативних запам'ятовуючих пристроїв і магнітних зовнішніх запам'ятовуючих пристроїв.

                

Рис.1 Логічна структура мікропроцесорної системи

Напівпровідникові постійні запам'ятовувальні пристрої ПЗУ дозволяють в процесі роботи системи здійснювати тільки читання заздалегідь записаних даних. Мають високу швидкість роботи та енергонезалежні, тобто зберігають інформацію при виключенні живлення.

Напівпровідникові оперативні запам'ятовуючі пристрої ОЗП працюють в режимах оперативної (що співпадає з темпом роботи мікропроцесора) запису і читання даних. Недолік ОЗУ - їх енергозалежність, тобто втрата записаної інформації при виключенні живлення.

Пам'ять системи адресуються, тобто кожне слово записується в комірці пам'яті зі своїм унікальною адресою. Слово - сукупність двійкових одиниць (біт) - двійкових розрядів, що інтерпретуються як окреме число або кілька смислових груп двійкових розрядів. Для отримання числа з пам'яті або запису числа в пам'ять необхідно точно поставити його адресу в пам'яті і здійснити операцію зчитування даних з пам'яті.

Пристрої введення даних (УВВ) - будь-які засоби, призначені для передачі даних ззовні в регістри мікропроцесора або в пам'ять (клавіатура пульта управління, введення з перфострічки і перфокарт, зовнішні запам'ятовувальні пристрої на магнітних стрічках, касетах, дисках, дисплеї і т.д.).

Пристрої виведення даних (УВвив) - будь-які засоби, здатні сприймати дані, передані з регістрів мікропроцесора або елементів пам'яті (дисплеї, які друкують пристрої, зовнішні запам'ятовуючі пристрої, пульт управління і т.д.).

Для підключення різноманітних пристроїв введення або виведення даних (а також комбінованих пристроїв введення-виведення) необхідно привести їх всі зв'язки і сигнали до стандартного виду, тобто провести узгодження інтерфейсів. Для цього використовується спеціальний апаратурних блок - інформаційний контролер ІК, що має стандартний інтерфейс з боку підключення до інформаційної магістралі і нестандартний інтерфейс з боку пристроїв введення-виведення, тобто що є перетворювачем інтерфейсних сполучень.

Мікропроцесор МП, ОЗУ і ПЗУ разом з УВвив, призначеними для операцій з людиною або інший електронною системою, називається мікро-ЕОМ. Мікро-ЕОМ - це ЕОМ, центральна частина якої у складі процесора, ОЗУ, ПЗУ, інформаційного контролера побудована на основі ВІС. Застосування БІС як основні елементних компонентів забезпечують мікро-ЕОМ такі переваги перед іншими типами ЕОМ, як компактність, надійність, мала матеріаломісткість, низькі потужність споживання і вартість. Але магістральна структура мікро-ЕОМ і швидкісні обмеження мікропроцесора визначають помірні характеристики продуктивності мікро-ЕОМ. Це відноситься до мікро-ЕОМ на основі мікропроцесорів на одному або декількох кристалах. У мікро-ЕОМ на основі біполярних мікропроцесорних секцій можна отримати високу швидкодію за рахунок реалізації конвеєрної обробки даних і швидкісного високоефективного керування обчислювальним процесом навіть при магістральної структурі.

Мікро-ЕОМ стає центральною частиною електронної системи контролю, управління і обчислень, коли вона вводиться в контур управління деякого об'єкта (процесу). Для сполучення з мікро-ЕОМ об'єкт (процес) повинен бути оснащений датчиками стану та виконавчими механізмами. Датчики виступають як джерела вводиться для мікро-ЕОМ інформації, а виконавчі механізми - як приймачі що виводиться інформації. Для узгодження інтерфейсів підключення датчиків і виконавчих механізмів у системі здійснюється через блоки сполучення датчиків і виконавчих механізмів.

В Залежно від особливостей об'єкта (процесу) і можливостей мікропроцесора складність кожного пристрою або блоку встановлюється на етапі проектування. Частини системи можуть розвиватися або вироджуватися, але повинен бути забезпечений загальний принцип побудови і роботи всіх електронних систем управління. Внаслідок прямій залежності між функціями програмних і апаратурних коштів можна при побудові електронної системи розвивати або апаратуру, або ускладнювати програмне забезпечення. Саме ці обставини і визначають масові можливості застосування мікропроцесорних систем управління практично в усіх сферах.

Логічна структура універсального програмованого контролера.

Контролер (блок місцевого управління) необхідний для управління апаратами вводу-виводу інформації (АВВ). Він забезпечує електромеханічне та логічне сполучення інформаційного каналу ЕОМ і частин АВВ, що є джерелами або приймачами керуючої інформації і даних, задає порядок слідування, кількість, електричні параметри, положення в часі і напрямок проходження інформації між інформаційними каналами і АВВ. Основне завдання контролера полягає в забезпечення умов відмикання і замикання одиночних вентилів або їх груп, а також у запуску різного роду електричних двигунів, електромеханічних перемикачів, порушення соленоїдів, прийомі посилених і сформованих різноманітних сигналів датчиків інформації АВВ.

При будь-яких варіантах функціонального розбиття системи на частини апаратурні кошти блоку сполучення з АВВ або інтегрується з засобами БІС мікропроцесора, або виконуються окремо у вигляді інтерфейсній (інтерфейсних) БІС.

Контролер можна виконати жорстким з'єднанням між групами вентилів, тригерів і т.д. як цифровий автомат на основі апаратурною логіки. Мінімізація кількості електронних елементів для корпусів інтегральних схем, як правило, призводить до невпорядкованою електронної структурі, спеціалізованої на конкретне використання тільки в цьому пристрої. Зміна в тимчасовій діаграмі або введення нових сигналів у апаратурно контролері тягнуть за собою необхідність перепроектування і переконструірованія всього контролера або його частини.

Універсальні програмовані контролери реалізуються у вигляді однокристальних БІС або на основі секцій мікропроцесорних комплектів БІС. У таких контролерах різноманітні часові діаграми сигналів і їх послідовності породжуються не розподіл регулярних сигналів тактових генераторів шляхом дротових сполук, а перетворенням послідовностей команд (мікрокоманд). Через гнучкості програмних і мікропрограмних засобів адаптації програмованого контролера до конкретної області застосування здійснюється за рахунок перепрограмування, не зачіпає апаратурну реалізацію контролера або викликає тільки перезапис вмісту керуючих запам'ятовуючих пристроїв.

Техніко-економічні параметри інтегральних схем з високим ступенем інтеграції елементів дозволяють здійснювати управління АВВ інформації ЕОМ за допомогою електронних структур, подібних структур керуючих ЕОМ. При цьому забезпечуються: 1) функціональна гнучкість за рахунок використання розвинених систем команд і побудови різноманітних складних послідовностей сигналів на їх основі з можливістю обліку реакції системи на видаються сигнали; 2) використання розподілених методів управління в ієрархічних керуючих системах, коли оптимізація процесу перетворення інформації ведеться на верхньому рівні управління, а безпосереднє локальне управління здійснюється вбудованим контролером, що сприймає і інтерпретується як стан АВВ, так і керуючі сигнали засобів більш високого рівня управління; 3) простота спеціалізації та модифікації пристрою управління АВВ.

Алгоритм управління певним типом АВВ задається однозначно і у вигляді програми може бути записаний в ПЗП. Таким чином, програмований контролер в процесі роботи багато разів може виконувати одну і ту ж програму, отримуючи з більш високого рівня управління вихідні дані та завдання і функціонуючи автономно, незалежно і паралельно з роботою засобів більш високого рівня.

                

Рис.2 Логічна структура універсального програмного контролера

Логічна структура універсального програмованого контролера приведена на рис.2. Контролер має магістральну структуру. Управління АВВ забезпечують мікропроцесор МП, мікро і мікро-ЕОМ, виконана на одному кристалі. Якщо апаратурних можливостей мікропроцесора МП недостатньо, то до магістралях підключаються розширюють ОЗУ і ПЗУ; полі пам'яті цих пристроїв може керувати додатковим контролером. Однак на відміну від мікро-ЕОМ у контролері системні функції розширюють ОЗУ і ПЗУ розвинені дуже слабо і тому для керування ними досить найпростіших апаратурних коштів, звичайно закладаються в кристали БИС ОЗУ і ПЗУ. Вузли програмованого інтерфейсу УПІ і вузли сполучення УС з пультом управління ПП і АВВ мають модульну структуру, що дає змогу нарощувати їх при ускладненні АВВ і збільшення їх кількості. Контролер працює за жорстко заданою, заздалегідь відпрацьованою і введеної в нього програмою. Під час роботи контролера немає необхідності в його взаємодії з людиною.

Вузли програмованого інтерфейсу УПІ дають можливість врахувати специфіку АВВ і здійснити перехід від внутрішньосистемного інтерфейсу інформаційної магістралі до інтерфейсу різноманітних АВВ. Спеціалізація шин управління АВВ забезпечується подачею сигналів при виконанні певної послідовності команд МП; їх число залежить від числа вузлів програмованого інтерфейсу УПІ.

                

Рис.3 Узагальнена логічна структура мікро-ЕОМ з мікропроцесорними контролерами

Логічна структура розвиненою мікропроцесорної системи

На рис.3 наведена узагальнена логічна структура мікро-ЕОМ, в якій в якості всіх керівників блоків пристроїв ЕОМ використовуються програмовані контролери, наприклад контролер системного пульта управління КСПУ. Він застосовується для роботи з системним пультом управління СПУ. Всі апарати вводу-виводу керуються контролерами пристроїв введення-виведення КУВВ або груповими контролерами пристроїв введення-виведення ГрКУВВ. Оперативне ОЗУ і постійні запам'ятовувальні пристрої ПЗУ управляються за допомогою відповідних контролерів Козу, КПЗУ. При такій організації ЕОМ центральний процесор ЦП забезпечує програмовані контролери тільки керуючою інформацією високого рівня, деталізіруемой контролером. Тому кількість керуючої інформації на інформаційної магістралі системи різко зменшується, що дозволяє збільшити швидкість передачі даних. По суті, в цій схемі наведена багатопроцесорна обчислювальна система, в якій в межі контролер має ті ж можливості, що і центральний процесор. Низька вартість і висока надійність БІС дозволяють для досягнення бажаних параметрів ввести розподілену обробку під всіх підсистемах обчислювальної системи, що визначає нові способи організації обчислювальних процесів в системах з децентралізованими управлінням і обробкою інформації.

2. Інтерфейс мікропроцесорів

Для включення мікропроцесора в будь-яку мікропроцесорну систему необхідно встановити єдині принципи і засоби його сполучення з іншими пристроями системи, тобто уніфікований інтерфейс.

Уніфікований інтерфейс - сукупність правил, що встановлюють єдині принципи взаємодії пристроїв мікропроцесорної системи. До складу інтерфейсу входять апаратурні засоби з'єднання пристроїв (роз'єм і зв'язку), номенклатура і характер зв'язків, програмні засоби, які описують характер сигналів інтерфейсу і їх тимчасову діаграму, а також опис електрофізичних параметрів сигналів.

Рис.4 Схема інтерфейсних зв'язків мікропроцесора

На рис.4 представлена загальна схема взаємодії мікропроцесора МП з пристроями введення - виведення УВВ і ОЗУ в мікропроцесорної системі. Зв'язок МП з УВВ вимагає п'яти груп зв'язку, що забезпечуються через висновки корпусу. По групі шин 1 передається код вибору (адреса) пристрою, по шині 2 - сигнал управління зчитуванням - записом, по шині 3 - сигнал запиту на переривання, шини 4 і 5 використовуються для передачі даних від процесора до УВВ і від УВВ до МП. Зв'язок МП з ОЗУ також містить п'ять груп зв'язків, які необхідно забезпечити через висновки корпусу МП. По групі шин 6 передається адреса в ОЗУ, шина 7 потрібна для управління читанням/записом, за сигналами на шині 8 приймаються команди в процесор, а шини 9 і 10 забезпечують передачу даних з ОЗП в МП і назад.

Інформаційні магістралі

При проектуванні БІС і пристроїв на їх основі необхідно брати до уваги складність виконання розгалужених зв'язків між різними вузлами (блоками) та пристроями. Тому практично реалізовані й одержали широке поширення магістральні структури зв'язків, до яких підключені входи і виходи електронних вузлів (блоків). Інформаційна магістраль (МІ) представляє собою сукупність провідників (шин) або кабелів, фізичні властивості яких забезпечують передачу високочастотних інформаційних сигналів. Електронні вузли (блоки), що підключаються до інформаційної магістралі, повинні мати певними властивостями, інакше можливе утворення короткозамкнених зв'язків та низькоомних навантажень.

                

Рис.5 Схема магістральних зв?? й трьох регістрів даних

Розглянемо приклад передачі даних у системі трьох 4-розрядних синхронізуються регістрів з інформаційними магістральними зв'язками, що дозволяє визначити загальні закономірності побудови подібних структур (мал. 5).

Вхідні сигнали запису даних А0-А3 передаються в регістр і викликають спрацьовування тригерів тільки на передньому фронті сигналу синхронізації при наявності керуючого сигналу "Дозвіл запису" РЗn. Якщо сигнал РЗn = 0, то сигнали вхідних даних не проходять на входи тригерів і тому не можуть змінити стан регістру. Вхідні опору для інформаційних входів Ai при цьому стають досить великими, їх паралельне підключення до шин магістралі даних не веде до яких-небудь проблем.

Вихідні інформаційні сигнали Q0-Q3 у розглянутих схемах формуються за допомогою керованих трирівневих каскадів, що виробляють вихідні сигнали логічних станів "0", "1" і "Вимкнено". Управління вихідними каскадами тригерів регістра здійснюється сигналом "Дозвіл видачі" РВ. При заборону видачі вихідних станів (РВ = 0) вихідні каскади переводяться в режим з високим вихідним опором. Тому паралельне підключення вихідних висновків регістрів до шин інформаційної магістралі також не породжує проблем.

Скидання тригерів регістрів відбувається імпульсом синхронізації при подачі сигналу "Дозвіл установки 0" (РУ "0 ").

В розглянутій схемі дозволений тільки лише послідовна передача інформаційних сигналів. Тому, незважаючи на те, що всі входи регістрів підключені до шин магістралі, які проходять по магістралі сигнали надходять на вхідні каскади всіх регістрів, запис здійснюється тільки в один регістр керуючим сигналом РЗn = 1 (принципових обмежень на одночасну запис однієї і тієї ж інформації в кілька регістрів немає). Однозначність інформаційних сигналів на магістралі при видачі інформації з регістрів забезпечується подачею тільки одного керуючого сигналу РВ = 1.

Керуючі сигнали РВ = 0 інших регістрів забезпечують ефективну електричну ізоляцію їх вихідних каскадів від шин інформаційних магістралей.

Операція передачі даних "регістр-регістр" здійснюється в такий спосіб. Розглянемо таблицю істинності (табл. 1) регістрів з трирівневої вихідними станами.

Таблиця 1        

РЗn         

РВ         

РУ "0"         

Вихідна стан