Міністерство народної освіти і науки

Коледж іноземних мов та міжнародного бізнесу

Університет іноземних мов та міжнародного бізнесу

По курсу: Елементи та прилади обчислювальної техніки

Тема: Синтез логічних схем для зберігання і переробки інформації.

Виконав: Сергєєв Олександр Володимирович

Гр.
989

Перевірив:

Кишинів 2000

1. Синтез реверсивного десятирозрядний регістра зсуву на одну позицію.

Використати тригери типу D. При зсуві вправо в крайній розряд завантажувати одиницю.

2. Синтез асинхронного двійкового лічильника, що виконує прямий рахунок, з модулем рахунку рівним 26, використовуючи тригери типу D.

3. Синтез синхронного двійкового лічильника, що виконує зворотний рахунок, з модулем рахунку рівним 14, використовуючи тригери типу JK і логіку І-НЕ.

4. Синтез послідовного восьмирозрядного суматора.

Завдання № 1 ................................... .................................< br>......................... 2

Завдання № 2 .............. .................................................. ....< br>......................... 5

Завдання № 3 .............. .................................................. ....< br>......................... 6

Завдання № 4 .............. .................................................. ....< br>......................... 8

Завдання № 1

Синтез реверсивного регістра зсуву.
Регістр на 10 розрядів. Використати тригери типу D.

Рішення

Регістри являють собою вузли цифрових систем, призначені длязапису і зберігання двійкових кодів. Наприклад: Якщо необхідно скласти двачисла А і В, то необхідна їх попередній запис у два регістри.

А В

Clk Рг. А Clk Рг. В

Т. к. Схема регістра повинна зберігати двійкові цифри, а тригер призначенийдля запису і зберігання 0 або 1, то схема регістра повинна містити стількитригерів, скільки двійкових цифр необхідно зберігати. Зазвичай регістрибудують, використовуючи тригери типу D.

Q

DT

Clk CQ

Як приклад представимо структуру регістра, призначеного длязапису і зберігання 4-х розрядних двійкових чисел.

A3 Q3 A2 Q2
A1 Q1 A0 Q0

DTDT

DTDT

Clk CC

CC

Q3
Q2 Q1 Q0

У представленій схемі виходи Q3, Q2, Q1, Q0 є прямими виходамирегістра, в той час як необов'язкові виходи Q3, Q2, Q1, Q0 єінверсними виходами регістра.

Дуже часто в цифрових системах використовується операція зсуву. Маємо
01100111, тоді зсув вліво виглядає:

0 1 1 0 0 1 1 1

0 1 1 0 0 1 1 1

Вліво
Вправо

1 1 0 0 1 1 1 0

0 0 1 1 0 0 1 1

Для реалізацій операцій зсуву вліво/вправо можуть використовуватися абомультиплексори, або регістри. Регістр, здатний зрушувати дані в обохнапрямках, називається реверсивним зсуваються регістром (РСР).

Синтез РСР.

Виконаємо синтез РСР на тригерах типу D.

1) Складемо таблицю, в якій відобразимо поточний і наступний стан кожного з тригерів регістра. При цьому будемо вважати, що регістр 3 - ох розрядний. Так як регістр повинен зрушувати або вліво, або вправо, то в цій таблиці слід в окремому стовпці записувати значення спеціального керуючого сигналу SL/R. Крім того, таблиця буде містити значення, які потрібно подавати на входи D кожного з тригерів при переході від поточного стану в наступний стан.

| SL/R | t | t 1 | D2 | D1 | D0 |
| 0 | 0 | 0 | * |
| 0 | 1 | 1 | * |
| 1 | 0 | * | 1 |
| 1 | 1 | * | 0 |

Для лічильника з к = 14 таблиця переходів буде виглядати наступним чином:

Логічна схема подс в базисі І-АБО-НЕ буде виглядати наступним чином :

У загальному випадку нам необхідно складати n-розрядні двійкові числа.
Для складання таких чисел необхідно взяти n подс.

Структура n-розрядного двійкового суматора називається суматори зпослідовним розподілом переносу.

Перевагою такого суматора є простота і низька вартістьсхеми. Недоліком є його низька швидкодія, то є великачас підсумовування двійкових чисел.

Легко помітити, що час підсумовування двійкових чисел на такомусуматорі зростає з ростом розрядності складаємо чисел.

Якщо потрібне швидке підсумовування двійкових чисел незалежно від їхрозрядності, використовують схему суматора, в якій реалізується такзваний прискорений перенесення. У такому суматорі, поряд з однорозрядноюдвійковими суматора, використовується спеціальна схема прискореного переносу.
При цьому однорозрядних суматори складають двійкові цифри вихідних чисел зурахуванням перенесень вироблюваних схемою прискореного перенесення. Так якподібна схема обчислює всі перенесення одночасно (паралельно), то припідсумовуванні чисел не доводиться чекати послідовної створення необхіднихпереносів.

На базі отриманої схеми однорозрядних двійкового суматора можнапобудувати заданий суматор. При цьому потрібно здійснювати завантаження двохвосьмирозрядних чисел, а також зсув результату праворуч.

Таким чином схема заданого суматора буде виглядати наступнимчином: