Міністерство освіти України

Дніпропетровський Національний Університет

Радіофізичний факультет

Кафедра ЕОМ Курсовий проект по курсу « цифров і ЕОМ»

Виконав:

ст. гр. Р І -97-1

Орлов С.А.

Перевірив:

Істушкін В. Ф.

Дніпропетровськ

2000

ЗМІСТ

1. Вступ

2. Завдання

3. Структура мікро-ЕОМ

4. Функціональна схема мікро-ЕОМ

4.1 Арифметико-логічний пристрій

4.2 Блок мікропрограмного управління

4.3 Блок обробки запитів переривання

4.4 Блок внутрішньої синхронізації

4.5 Оперативна пам'ять

5. Розробка мікропрограмі

5.1 Команда HER

5.2 Команда SE

6. Розрахункова частина

7. Висновок

Додатки :

1. Структурна схема

2. Таблиці мікрокоманд

3. Схема бод

4. Схема БПП

5. Схема БМУ

6. Схема ОЗП

7. Схема БВС

1. ВСТУП

У курсовому проекті необхідно розробити ЕОМ, що складається з процесора (П), оперативного запам'ятовуючих пристрою (ОЗП), постійного запам'ятовуючих пристрою (ПЗП), зовнішніх пристроїв (ЗП). ОЗП і ПЗП зтворюють основну пам'ять (ОП). У кожен момент часу можливе звертання тільки до однієї комірки пам'яті. У ОП адресується кожен байт. ЗП можуть бути активні і пасивні. Активні ЗП на відміну від пасивних можуть формувати запит, що вказує на необхідність обміну інформацією з ОП. Обмін інформацією здійснюється під керуванням БПП с використанням системи переривання.

Розроблена ЕОМ повинна моделювати систему команд ЄС ЕОМ.

Детальна розробка команд припускає складання алгоритму виконання команди в точності і відповідності з її реалізацією в ЄС ЕОМ, і складання по йому мікропрограмі виконання команди як у символічної, так і в цифровій формі з вказівкою комірок ПЗП в який розміщені окремі мікрокоманді. При проектуванні мікропрограмного пристрою управління вважати, що всі команди по складності реалізації рівноцінні, а їхня мікропрограма складається з такої ж кількості мікрокоманд, як і мікропрограма окремо розробленої команди. З цих даних визначається ємність ЗП мікропрограмі і розміщення в йому мікропрограм окремих мікрокоманд.

2. Виб і р. завдання

Номер залікової книжки 971694, що в 16-річному виді представлено як ED3AE. У двійковой формі номер заліковкі представляється так:

0011 1010 1110

a b c

Звідси всі необхідні числа для вибору завдання представлені в таблиці 1.

Таблиця 1.        a1         a2         a3         a4         b1         b2         b3         b4         c1         c2         c3         C4             0         0         1         1         1         0         1         0         1         1         1         0     

Требуеться розробити мікроЕОМ зі слідуючими характеристиками:

серія мікросхем 1804;

довжина ячейки пам `яти й розрядність МП - 64 біт;

ємність ОП 256 Кбайт;

число зовнішніх пристроїв 63;

мікросхеми ОЗП 541РУ2;

мікросхеми ППЗП 556РТ6;

реалізація машинних команд SE, HER.

3. C труктурна схема м і кро- Е ОМ

Структурна схема наведена на рисунку в додатку 1. Мікро_ЕОМ складається із слідуючих елементів:

операційоній пристрій (ОП);

блок мікропрограмного управління (БМУ);

блок пріорітетів переривання (БПП);

блок синхронізації (БС);

схема обміну інформації (СОІ);

оперативний запам `ятовуючій пристрій (ОЗП);

зовнішні пристрої ( - ).

Структурна схема мікро-ЕОМ представляє загальний принцип роботи всієї мікро-ЕОМ.

ОП віповнює обробку данних, поступаючих до нього, забезпечує зберігання та видачу признаків результатів, отриманих в ОП, формування слова стану.

БМУ забеспечує прийняття виконуваної команди із ОЗП, преобразування коду команди для подальшого обчислювання, виробках адреси мікрокоманді для пам `яті мікропрограм, формування необхідного формату мікрокоманді для керування бісами ЕОМ, а також забеспечує перехід на мікропрограму-відробнік вектору переривання, адреса якого надходить з блоку БПП.

БПП забеспечує прийняття запросів від зовнішніх пристроїв, керування пріоритетами ліній переривання, формування вектора переривання та по цьому вектору формування адреси відробніку переривання для БМУ.

В ОЗП зберігаються команди, які необхідно виконувати на даній мікро-ЕОМ, причому записані у системі ЄС ЕОМ, систему команд якої емулює розроблена мікро-ЕОМ.

БС забеспечує усі схеми ЕОМ стабільними тактовими послідовностямі, формірує машинні цикли для БІС.

В загальному виді мікро ЕОМ функціонує слідуючим чином: виконувана команда зчітується з ОЗП та попадає на БМУ. БМУ преобразує код команди та починає виконання мікропрограмі обробки поданої мікрокоманді. Під час Виконування мвкрокоманд БМУ програмує мікропроцесорний комплект на виконання конкретних операцій згідно алгоритму. Якщо у час виконання програми надходить переривання від зовнішнього пристрою, БПП формує запит на переривання та адресу обробник переривання, та БМУ починає обробку переривання.

4. Функціональна схема мікро-ЕОМ

4.1 Арифметико логічний пристрій

Арифметико-логічний пристрій (Алп) призначено для виконання арифметичних і логічних операцій, операнд для яких або безпосередньо надходять із шини даних (ШД), або читаються з внутрішнього реєстрового запам'ятовуючих пристрою (РЗП) Алп, адреса для який надходить зі ШД. Алп містить:

шістнадцять центральних процесорний елемента (ЦПЕ) К1804ВР2;

контролер станів К1804ВР2;

схема прискореного переносу К1804ВР1;

БІС К1804ВР2 являє собою 4-розрядний нарощування мікропроцесорну секцію (МПС) з підвищеними алгорітмічнімі можливостями й орієнтована на обробку складних арифметичних алгоритмів. Володіючи секціонірованной структурою, даний ЦПЕ дозволяє за рахунок об'єднання декількох БІС будувати процесори (чи Алп) довільної розрядності, кратної 4.

Дана МПС керується кодом мікрокоманді, поданим на входи I0-I8, у залежності від значення якого БІС вибирає джерела операндв, виконувану над ними операцію і приймач результату цієї операції.

БІС К1804ВР2 призначена для замикання даних навколо МПС К1804ВР2 при побудові Алп мікро-ЕОМ, забезпечуючи також функції регістра стану і формірователя сигналу переносу.

Під впливом зовнішніх сигналів управління дана БІС формує сигнали для організації зрушень і переносів в Алп, а також, обробляючи ознаки стану, що надходять з Алп блоку обробки даних:

перенос (C);

нульовий результат (Z);

знак результату (N);

переповнення (OVR),

формує сигнал умови для організації розгалужене як у програмах, так і в мікропрограмах.

Для порівняння двох чисел необхідно подати ці числа на Алп, організувати їхнє вирахування, а на шину управління БІС К1804ВР2 подати команду порівняння по необхідній умові. Після чого КС за значенням C, Z, N, OVR сформує на виході CT сигнал низького рівня, якщо задана умова виконується, чи сигнал високого рівня, якщо воно не виконується.

4.2 Блок мікропрограмного управління

Блок мікропрограмного управління використовується для управління послідовністю мікрокоманд та містить в собі:

регістр команд (РГК) на К1804ІР2;

дешифратор начальної адреси мікропрограмі на базі двох БІС ПЗУ К556РТ6;

формувач адреси мікропрограмі К1804ВУ4;

пам `ять мікропрограм (ПМП) на базі семи БІС К556РТ6;

регістр мікрокоманд (РГМК) на базі 7 БІС К1804ІР2;

мультиплексор для вибору істочніку переривання.

БІС К1804ВУ4 представля з себе 12-розрядний схему

Керування адресою мікрокоманді та призначена для формуванняадресі ПЗП мікрокоманд ємністю до 4Кслів в составі пристроїв мікропрограмного управління. Крім того, подана БІС забеспечує:

отримування наступної адреси шляхом нарощування лічильника адресів на 1;

багаторазовий півтор одного й того ж адреса;

умовний чи безумовний перехід до адреси, поданому чи з внутрішніх істочніків, чи з вхідної шини БІС.

Умовний чи безумовний перехід до подпрограмі;

Організація циклів.

Під впливом зовнішніх сигналів керування БІС формує послідовність адресів, які поступають на пам `ять мікропрограм. Послідовності адресів кожного разу будуть отвічаті послідовності мікрокоманд, вібраній з пам `яті мікропрограм.

БІС К1804ВУ4 керується кодом мікрокоманді, що подається на входи І0-І3, а також сигналами на входах СС (дозвіл переходу) та ссе (дозвіл аналізу сигналу на СС). Крім адреси на вихідній шіні, БІС формірує три керуючих сигнали (VE, PE, PE), за допомогою яких здійснюється підключення до вхідної шини БІС одного з трьох зовнішніх істочніків адреси - чи регістра мікрокоманд (РГМК) (РЕ), або дешифратор начальних адресів (МЕ), чи з блоку обробки переривання (VE). Для кожної мікрокоманді виробляється тільки один сигнал дозвілу зовнішнього істочніку.

4.3.Блок обробки запитів переривання

Блок обробки запитів переривання (БОЗП) призначений для фіксування запитів на переривання, формування адреси початку мікропрограмі обслуговування запиту на переривання, що має найвищий пріоритет серед усіх що прийшли, а також для вироблення сигналу запиту на обслуговування переривання, що разом з адресою надходить на БМУ. БОЗП містить у собі:

БІС узгодження БІС К1804ВН1 з К1804ВР3;

вісім БІС пріоритетного переривання К1804ВН1;

БІС К1804ВН1 являє собою 8-розрядний мікропрограмувальну схему пріоритетного векторного переривання і призначена для обробки запитів на переривання, що надходять по 8 вхідних шинах від різних пристроїв, відповідно до їхнього рівня пріоритету. БІС може реєструвати як рівневих, так і імпульсні запити, що надходять на входи INR7-INR0. Якщо на керуючий вхід СОМО поданий низький рівень, то БІС реєструє імпульсні запити. Пріоритет отриманого запиту порівнюється з тим, що міститься у внутрішньому регістрі стану, і якщо він не нижче останнього, то БІС фіксує його і виставляє його номер на вихідну шину V3-V0.

БІС К1804ВР3 являє собою керований пріоритетний шифратори 8х3 і призначена для спільної роботи з БІС К1804ВН1 у складі БОЗП із кількістю рівнів пріоритетів, великим 7. Один такий шифратори обслуговує до 8 БІС К1804ВН1 (БОЗП на 31 рівня пріоритетів).

4.4. БЛОК ВНУТРІШНЬОЇ синхронізації

Блок внутрішньої синхронізації (БВС) являє собою системний тактовий генератор і призначений для синхронізації внутрішніх блоків процесора. Він зібраний на єдиній БІС К1804ГГ1, що має стабілізованій (за допомогою зовнішнього кварцового резонатора) генератор опорної частоти від 1 до 30 МГц, мікропрограмувальну тривалість циклу тактових імпульсів від 3 до 10 періодів опорної частоти і стану «робота», «зупинка», «чекання», «крокових режим».

4.5 Блок основної пам ` яті

Згідно завданню ОП составляє 256 Кбайт пам `яті ОЗП. Одне слово займає 64 біт. У кожний момент часу може бути звертання тільки до однієї ячейки пам `яти. У схемі використовуються статичні ОЗП К541РУ2.

Використані в роботі мікросхеми ОЗП мають ємність 4 Кбіт з організацією 1 * 4Кбіт, тому наш модуль ОЗП буде організований у 32 банки по 16 мікросхеми в одному. Один банк має ємність 4 * 16 = 64Кбіт = 8Кбайт з розрядністю слова 64 біт.

Для адресації банків розроблена схема дешіфрації старших розрядів адреси. Цей дешифратор побудований на п `яти дешифратора (типу 3 в 8), включених у каскадному включенні. Це дозволяє адресувати 32 банки, використовуючи старші 5 Адресні розряди А10-А14. З виходів дешіфраторів сигнали виборки поступають на входи CS мікросхем ОЗП.

Пам `ять має двонаправлену шину даних, тому для правильного керування буферними регістрами розроблена схема на елементах АБО та НІ, яка керує входами дозвілу роботи регістрів. Регистр читання відкривається тільки коли активні сигнали CS та RD, регистр запису - коли активні CS та WR.

5. Розробка мікропрограмі

Під створенням мікропрограмі мається на увазі запис прошивки ПЗП мікропрограм, тобто запрограмувати значення усіх бітів при виконанні кожної команди.

Розряди мікрокоманді керують роботою усіх узлів мікропроцесорного приладу: керування блоком обробки даних, блоком виконання команд, приладом приоритетного переривання, трактом даних та усіма іншими приладами.

Мікропрограмі розрізняються по дліні в залежності від типу команди: для команд типу регістр-регістр достатньо чотирьох тактів, але для команд типу регистр-пам `ять необхідно вже не менше семи мікрокоманд, тому що треба додатково обчислювати адреси операнд та загрузка його із пам `яті.

При віконуванні команд загальними у всіх є мікрокоманді, які реалізують слідуючі функції: формування адреси команди, вибірка команди, декодування команди. Подальші кроки мікропрограм залежать від конкретної команди.

5.1 Команда HER

Ця команда виконує аріфметічній здвиг вліво з нормалізацієй. Вона має формат "регистр-пам` ять "та зпісується так:

HER b1, r2, d1

де r2 - адреса ОЗП, де зберігається здвігаєме число й куди буде записаний результат операції;

b1 - адреса ЗП, в якому зберігається базове значення кількості здвігаєміх розрядів;

d1 - кількість розрядів, на яку буде здвігатісь число r1.

Сумарна кількість здвігів визначається підсумовуванням змісту ОЗП b1 і значення d1. Алгоритм Виконування команди представлений на рисунку

5.2 Команда SE

Команда SE - віднімання з нормалізацієй.

Формат команди:

SE r1, s2

Алгорітм Виконування: по команді SE другий операнд, який знаходится у пам `яті за адресою s2 (адреса повинна знаходітісьна границі слова), віднімається з першого операнд, й нормалізована різниця розміщається на месті першого операнд в регістр r1.

Блок-схема виконання команди:            ПОЧАТОК                   Формування адреси команди                   Вибірка   команди                   Декодування                   Вибірка зміщення                   Формування адреси операнд                   Вибірка операнд                   Виконання команди                   КІНЕЦЬ        

6. РОЗРАХУНКОВА ЧАСТИНА

Для спроектованої мікро-ЕОМ необхідно провести деякі оцінні розрахунки технічних характеристик. Потрібно визначити споживанн потужність усієї мікро-ЕОМ, період проходження тактових імпульсів і час виконання команд описаних раніше.

Розрахуємо приблизну споживанн потужність мікро-ЕОМ. Для цього просумуємо потужності всіх пристроїв, що входять до складу даної мікро-ЕОМ, що у свою чергу одержуємо підсумовуванням потужностей мікросхем, що входять до складу цих пристроїв.        Прилад         ІМС         потужність, Вт         Кількість, шт.         Сум. потужність для приладів, Вт         Сум. потужність для ЕОМ, Вт             Бод         К1804ВС2 К1804ВР1 К1804ВР2         1,75   0,57   1,6         16   5   1         32,45         319,07             БОЗ            К556РТ6         1,525   0,12   0,005   0,95         8   1   1   2         13,325             ОЗП         К541РУ2 К1804ІР2 К555ІД7         0,5   0,19   0,005         512   18   5         259,445             БС         К1804ГГ1         0,48         1         0,48             БМУ         К1804ВУ4 К1804ІР2 К556РТ6 К555КП6 К555ЛП6         1,72   0,19   0,95   0,005   0,005         1   11   9   1   1         12,37     

Виберемо тактова частота. Максимальні значення часу затримки поширення сигналів будуть для модуля бод і ОЗП.

Тзд.р.Бод = Тзд.р.вс2 + 2 * Тзд.р. bp1 + Тзд.р. вр2 = (120 + 2 * 15 + 60) * 10-9 = 210 нс.

Тзд.р. озу = 2Тзд.р. ід7 + Тзд.р. ір2 + Тзд.р. РУ2 = (20 + 45 + 140) * 10-9 = 205 нс.

Тзд.р. max = mах (Тзд.р. озу, Тзд.р. Бод) == 210 нс. Максимальна тактова частота з урахуванням додаткових затримок:

F = | 1/Тзд.р. mах | = 1/(210 * 10-9) | = 4 МГц. Тоді період проходження тактових імпульсів складі:

Т = 1/F = 1/(4 * 106) = 250 нс.

Знайдемо час виконання команд. Тому що команда SE виконується 16 +1 циклів, то час її виконання складі:

tDD = Т * 16 = 4 мкс.

Команда HER виконується за 1 +1 +16 +1 = 19ціклів. Таким чином, час виконання команди HER складає:

ТhER = Т * 19 = 4,75 мкс

7 . ВИСНОВОК

У ході виконання курсової роботи була спроектована ЕОМ, що по своїх параметрах є абсурдною з технічної точки зору. Причиною цього є не коректно поставлені технічні вимоги:

· Завищена розрядність пристрою (64-х розрядна шина даних, це занадто багато 4-х розрядний секційних БІС).

· Великий обсяг основної пам'яті, при малій розрядності складових її елементів, що привело до необхідності використання декількох сотень мікросхем.

· висо?? а споживана потужність (близько 60 А, при напрузі питання 5 В виходить 350 Вт)

· Не узгодження параметрів за коефіцієнтом розгалуження (до одного виходу навантажується під кілька сотень входів).

У такий спосіб такая ЕОМ фізично не може функціонувати ..