Призначення та основні параметри аналізатора телефонних каналів. 3
Загасання луна-сигналу 3
Нелінійні спотворення 3
Відносна амплітудно-частотна характеристика загасання 3
Відносна характеристика групового часу проходження 3
Загасання продуктів паразитної модуляції сигналу 3
Структурна схема аналізатора. 4
Опис Процессора ADSP-21msp58. 6
Системний інтерфейс і інтерфейс пам'яті 7
Система команд 7
Ефективність сигнального процесора 7
Обчислювальні модулі 7
структурна схема процесора сімейства ADSP-2100 7
Генератори адрес даних і програма sequencer 8
Шини 9
Внутрішні периферійних пристроїв 9
Послідовні порти 9
Таймер 10
Головний інтерфейсний порт (HIP) 10
Аналоговий інтерфейс 10
Література. 11





Каналів призначений для проведення вимірювань параметрів каналів тональної
частоти (ТЧ) первинних мереж зв'язку, відомчих телефонних мереж та комутованої
телефонної мережі загального користування (ТМЗК). Аналізатор повинен обеспечіваеть
створення нормованих електричних випробувальних сигналів для тестування каналів
зв'язку, а також позволяеть визначити кількісні показники стану
зв'язку для тестованих каналів в автоматичному й автоматизованому режімах.Обработка,
накопичення, видача і представлення вимірювальної інформації може забезпечується
зовнішнім універсальним керуючим комп'ютером і спеціалізованої керуючої
комп'ютерною програмою. Канали тональної частоти характеризують следющіе
основні параметри Загасання луна-сігналаІзмереніе загасання рівня луна-сигналу
щодо рівня переданого сигналу проводиться в діапазоні від 10 до
60 дБНелінейние іскаженіяпроізводятся вимірювання коефіцієнтів 2? Й і 3? Й гармонік
для гармонійного випробувального сигналу з частотою 1020 Гц і коефіцієнтів
продуктів нелінійних спотворень 2? го і 3? го порядків для четирехчастотного випробувального
O.42? СігналаОтносітельная амплітудно-частотна характеристика затуханіяІзмереніе
відносної АЧХ виробляється в діапазоні від 100 до 3700 Гц при
відносної нерівномірності АЧХ не більше 35 дБ і номінальному рівні потужності
випробувального сигналу на вході аналізатора? 6 дБм.Относітельная характеристика
групового часу прохожденіяізмереніе відносної частотної характеристики
групового часу проходження (ГВП) при номінальному рівні потужності випробувального
сигналу на вході вимірювача? 6 дБм в діапазонах: по інтервалу частот ГВП і
опорної частоти - від 300 до 3400 Гц; Загасання продуктів паразитної модуляції сігналаізмереніе
загасання продуктів паразитної модуляції випробувального сигналу
з частотою 1020 Гц струмами живлення частотою 50 Гц і гармоніками щодо рівня
випробувального сигналу в лінії зв'язку. Структурна схема аналізатора.Аналізатор
поєднує в собі вимірювально-аналізує пристрій і генератор нормованих
електричних випробувальних впливів. За характером представлення вимірювальної
інформації аналізатор є реєструючим вимірювальним приладом
і показує вимірювальним приладом з поданням на екрані комп'ютерного
дисплея вимірювальної інформації в цифровій і аналогової (графічної) форме.Основнимі
складовими частинами аналізатора є генераторний і вимірювально? аналізує
блокі.Генераторний блок при аналізі каналів зв'язку задає хвильову форму
сигналу програмним шляхом і забезпечує наступні режими створення: * режим
створення постійного за частотою гармонічного сигналу з постійним або змінюються
за лінійним законом рівнем потужності - для вимірів амплітудних характеристик
каналу зв'язку, загасання сигналу, відносини рівнів сигналу і шуму (Сигнал/Шум),
в тому числі по Рекомендації МСЕ? Т О.132, коефіцієнтів нелінійних спотворень,
вимірювання частоти і зміни частоти в каналі зв'язку, тремтіння фази, тремтіння
амплітуди, загасання продуктів паразитної модуляції, підрахунку числа перерв
зв'язку, підрахунку числа імпульсних перешкод, підрахунку числа стрибків фази і підрахунку
числа стрибків амплітуди; * режим створення гармонійного сигналу з змінюється
за лінійним законом частотою - для почастотного вимірювання АЧХ; * режим генерації
багаточастотної сигналу - МНС? генератор - для вимірювання відносного
групового часу проходження (ГВП), відносної амплітудно-частотної характеристики
(АЧХ) та імпедансу каналу зв'язку; * режим генерації псевдовипадкового сигналу
для вимірів співвідношення рівнів Сигнал/Шум (шуми квантування) * режим генерації
четирехчастотного сигналу для вимірювання нелінійних спотворень * режим генерації
радіоімпульсу для вимірювання луна-сигналу; * режим генерації двочастотного
сигналу вимірювальної та еталонної частот для визначення амплітудно? частотній
характеристики і частотної характеристики групового часу прохожденія.В кожному
режимі генерації номінальні рівні потужності випробувальних сигналів і номінальні
значення частот гармонічних випробувальних сигналів задаються дискретно.
Вимірювально-аналізує блок забезпечує моніторинг (вимірювання і протоколювання)
тестованих каналів зв'язку з використанням власного або зовнішнього генератора
випробувальних сигналів. При цьому залежно від автоматично визначається
виду вхідного сигналу аналізатор автоматично включає вимір тих
параметрів, для вимірювання яких і призначений відповідний вимірювальний
сігнал.Ізмерітельно-аналізує блок як засіб вимірювань з нормованими
метрологічними характеристиками проводить визначення наступних параметрів і характеристик: *
рівня потужності сигналу; * частоти гармонійного сигналу; * рівня
не виважено шуму; * рівня псофометріческого шуму; * відносини рівнів потужності
псевдовипадкового сигналу і не зваженого шуму; * співвідношення рівнів гармонійного
сигналу і псофометріческі зваженого шуму, а також співвідношення рівнів
гармонійного сигналу і не зваженого шуму; * тремтіння фази гармонічного сигналу; *
тремтіння амплітуди гармонічного сигналу; * частотних характеристик ГВП
і АЧХ; * рівня селективних перешкод, у тому числі псофометріческіх; * продуктів нелінійних
спотворень 2? го і 3? го порядків для четирехчастотного сигналу; * коефіцієнтів
гармонік для гармонійного сигналу; * загасання продуктів паразитної модуляції
сигналу; * загасання луна-сигналу; * модуля повного опору лінії зв'язку
(у діапазоні від 300 до 3400 Гц); * електричної ємності лінії зв'язку; * зміни
частот 1020 Гц і 2000 Гц в каналі зв'язку шляхом вимірювання відхилення частоти
гармонійного сигналу від значень 1020 і 2000 Гц.Ізмерітельно-аналізує блок
як засіб визначення кількісних показників стану зв'язку забезпечує
підрахунок на заданому інтервалі часу фактів перевищення встановлених граничних
значень. Аналізатор здійснює рахунок: * імпульсних перешкод, * перерв зв'язку, *
стрибків амплітуди і * стрибків фази.С ненормованими метрологічними характеристиками
проводиться тестування каналів зв'язку за параметрами, наведеними
нижче: * співвідношення Сигнал/Шум по сигналу МНС-генератора; * співвідношення Сигнал/Шум
за сигналом О.42-генератора; * рівень що надходить на вхід багаточастотної, псевдовипадкового,
або четирехчастотного сигналу; * індуктивність лінії зв'язку; * середньоквадратичне
відхилення рівня гармонійного випробувального сигналу в лінії
зв'язку (СКП рівня) від середнього значення; * максимальний з зафіксованих на
інтервалі 1 з стрибок фази гармонічного сигналу; * максимальний з зафіксованих
на інтервалі 1 з стрибок амплітуди гармонічного сигналу; * максимальна на
інтервалі 1 з миттєва потужність вимірюваного сигналу; * мінімальна на інтервалі
1 з миттєва потужність гармонійного сигналу; * відносний час дії
імпульсних перешкод; * відсоткова частка секундних інтервалів з імпульсними перешкодами
на вимірювальному інтервалі; * відсоткова частка секундних інтервалів з перервами
зв'язку на вимірювальному інтервалі; * відсоткова частка секундних інтервалів з імпульсними
перешкодами і перервами зв'язку на тимчасовому вимірювальному інтервалі; * відносне
час дії перерв зв'язку; * відносний час дії імпульсних
перешкод і перерв зв'язку; * побудова ехограм - залежності загасання від
затримки луна? сігнала.Основную функціональне навантаження в аналізаторі виконує
Процесор ADSP-21msp58. На цьому процесорі реалізуються функції 16 розрядного ЦАП-АЦП,
блоку сигнальної обробки і послідовно інтерфейса.Опісаніе Процессора
ADSP-21msp58. Процесор ADSP-21msp58 являє собою сукупність програмованих
мікропроцесорів із загальною структурою, оптимізовану для обробки аналогового
сигналу в цифровій формі, а також для інших прикладних цілей. Крім
того, процесор включають аналоговий інтерфейс для перетворення сигналу звуковий
частоти. Архітектура сімейства ADSP-2100 пристосована до виконання завдань
за допомогою цифрового сигнального процесора і побудована таким чином, що пристрої
за один такт можуть виконувати наступні дії: * генерувати наступний
адресу програми; * вибирати таку команду; * виконувати один або два кроки програми; *
модифіковані один або два покажчика адреси даних; * виконувати вичісленіе.В
цьому ж такті процесори, які мають релевантні модулі можуть: * приймати
та/або передавати дані через послідовний порт; * приймати і/або передавати
дані через головний порт інтерфейсу; * приймати і/або передавати дані
через DMA порти; * приймати і/або передавати дані через аналоговий інтерфейс.Сістемний
інтерфейс і інтерфейс пам'яті кожному процесорі сімейства ADSP-2100
чотири внутрішні шини з'єднують внутрішню пам'ять з іншими функціональними модулями: -
шина адреси; - шина даних; - шина пам'яті програм; - шина пам'яті даних. Зовнішні
пристрої можуть одержувати контроль над шинами за допомогою сигналів надання
(BR, BG). Процесори ADSP-2100 можуть працювати в той час коли шини
надані іншого пристрою, поки не потрібно операції із зовнішньою пам'яттю. Схема
початкового завантаження дає можливість автоматичного завантаження внутрішньої пам'яті
після того, як її вміст було стерто. Це можна здійснювати за допомогою
інтерфейсу пам'яті з EPROM, з головного комп'ютера, за допомогою головного порту
інтерфейсу. Програми можуть завантажуватися без застосування будь-яких додаткових
апаратних средств.Сістема командПроцессори сімейства ADSP-2100 використовують
єдину систему команд для сумісності з пристроями з вищою інтеграцією.
Система команд дозволяє виконувати багатофункціональні команди за один такт
процесора, з іншого боку кожна команда може бути виконана окремо в
своєму такті. Асемблер має алгебраїчний синтаксис, для підвищення удобочітаемості
легкості кодірованія.Еффектівность сигнального процесора Сигнальний процесор
повинен бути не тільки дуже швидкодіючим, але задовольняти деяким
вимогам у наступних областях: * Швидка і гнучка арифметика - архітектура
процесорів ADSP дозволяє проводити такі операції, як множення, множення
з накопиченням, довільне зміщення, а також ряд стандартних арифметичних
і логічних операцій в одному циклі процесора .* Розширений динамічний діапазон
- 40-розрядний акумулятор має вісім резервних біт захисту від переповнення
при послідовному підсумовуванні, які гарантують, що втрати даних бути
не може .* Вибірка двох операндів за один цикл - при розширеному підсумовуванні
на кожному циклі процесора необхідно два операнда * Апаратні циклічні буфери
- Великий клас алгоритмів обробки цифро-аналогових сигналів, включаючи цифрові
фільтри вимагають наявності циклічних буферів. Перехід з нуля - повторювані
алгоритми найбільш логічно висловлювати через цикли. Програма Sequenser ADSP-2100
підтримує роботу з циклічним кодом з нулем на верху, в поєднанні із
структурою clearest це підвищує ефективність системи. Також не існує перешкод для
роботи з умовними переходами. Обчислювальні модуліструктурная схема процесора
сімейства ADSP-2100Как вже говорилося вище кожен процесор містить три
незалежних обчислювальних модуля: - арифметико-логічний (ALU); - множення з накопиченням
(MAC); - розширник (shiffter). Ці пристрої працюють з 16-розрядними
даними та забезпечують апаратну підтримку мультіточності.ALU виконує ряд
стандартних арифметичних і логічних команд на додаток до примітиву поділу.
MAC виконує одну-циклові операції множення, множення/додавання, множення/віднімання.
Shiffter здійснює логічні і арифметичні зрушення, нормалізацію,
де нормалізацію і операцію отримання порядку, атак ж управління форматом
даних, дозволяючи роботу з плаваючою точкою. Обчислювальні модулі розміщуються
послідовно один за одним, таким чином щоб вихід одного міг стати входом
іншого в наступному циклі. Результати роботи модулів збираються на 16-розрядну
R-шину. Усі три модулі містять вхідні і вихідні регістри, які доступні
через 16-розрядну DMD-шину. Команда, що виконуються в модулях, беруть як
операндів дані знаходяться в регістрах введення і після виконання записують
результат в регістри виводу. Регістри є як би проміжним сховищем
між пам'яттю та обчислювальної схемою. R-шина дозволяє результату одного обчислення
стати операндом до іншої операції. Це дозволяє заощадити час обходячись
без зайвих пересилань модуль-память.Генератори адрес даних і програма sequencer Два
спеціалізованих генератора адрес даних (DAGs) і потужна програма
sequencer гарантують ефективне використання обчислювальних модулів. DAGs
забезпечують адреси пам'яті, коли необхідно помістити дані з пам'яті в регістри
введення обчислювальних модулів, або зберегти в результат з выхоных регістрів.
Кожен DAG відповідає за чотири покажчика адреси. Якщо покажчик використовується
для непрямої адресації то змінити значення деякого регістра. З двома
генераторами процесор може видавати дві адреси одночасно для вибірки з пам'яті
двох операндів. Для автоматичної адресації модуля кругових буферів значення
довжини операнда може бути пов'язано з кожним покажчиком. (Круговая буферна
особливість також використовується послідовними портами для автоматичної передачі
даних). DAG1 забезпечує адреси тільки для даних, DAG2 - для даних і
програм. Коли в регістрі стану (MSTAT) встановлений відповідний біт режиму,
адреса виведення DAG1 перш ніж потрапити на шину адреси інвертується. Ця особливість
полегшує роботу в двійковій сістеме.Программа Sequenсer забезпечує
послідовність команд і адресацію пам'яті програми. Sequencer управляється
регістром команд, який вказує на команду, яка в даний момент виконується.
Вибрані команди записуються в регістр команд за один такт процесора і
виконуються протягом наступного. Щоб зменшити кількість циклів, sequencer
підтримує роботу з умовними переходамі.Шіни Процесори сімейства мають п'ять
внутрішніх шин. Шини адреси програми (PMA) та адреси даних (DMA) пов'язані з адресами
пам'яті даних і програми. Шина даних програми (PMD) і шина даних (DMD)
використовуються для передачі інформації пов'язаної з областями пам'яті. Шини мультиплексованих
в одну зовнішню шину адреси і одну зовнішню шину даних. R-шина призначена
для передачі проміжних результатів безпосередньо між обчислювальними
модулямі.Адресная шина PMA шириною 14 біт забезпечує достум до 16Кбайтам
змішаної системи команд і даних. 24-розрядна шина PMD призначена для
роботи з 24-бітними командамі.Адресная шина DMA шириною 14 біт, забезпечує
прямий доступ до 16Кбайтам області даних. 16-розрядна шина DMD призначена
для внутрішніх пересилань між будь-якими регістрами процесора і регістрів з пам'яттю
в одиночному циклі. Адре?? пам'яті даних виходить з двох джерел: абсолютна
значення, визначене в системі команд (пряма адресація) або виведення даних
адресує генератор (непряма адресація). Скористатися даними з області команд
можна лише за допомогою непрямої адресаціі.Шіна даних пам'яті програми (PMD)
призначена для передачі даних в обчислювальні модулі та зчитування результату
обчислень через PMD-DMD модуль обміну. Цей модуль дозволяє передавати
дані від однієї шини до іншої. Він має апаратні засоби для переходу від 8-розрядної
шини до іншої. Внутрішні периферійних пристроїв Цей розділ описує
додаткові функціональні модулі, які включені в різні процесори
ADSP-2100 семейства.Последовательние портиПроцессор має два послідовних
двонаправлених порту. Порти - синхронні і використовують кадрові сигнали для контролю
за прийомом-передачею даних. Кожен порт має внутрішній генератор частоти,
але в той же час може використовувати зовнішній генератор. Сигнали синхронізації
можуть вироблятися як самим портом, так і зовнішнім пристроєм. Довжина кадру
обміну може мінятися від трьох до шести біт. Послідовний порт SPRT0 має
багатоканальні можливості і пзволяет обмін даними довільної довжини від 24
до 32 байт. Другий порт SPORT1 може бути налаштовано за допомогою зовнішніх переривань
IRQ0 і IRQ1.ТаймерРегістр рахунку (16-розрядів) визначає час генерації
переривань, переривання виробляється коли значення регістра одно нулю.Главний
інтерфейсний порт (HIP) Головний інтерфейсний порт - паралельний порт вводу-виводу
здійснює пряме з'єднання з процесором. Через нього здійснюється
обмін між ADSP і пам'яттю головною ЕОМ. HIP складається з регістрів, через які
ADSP-2100 і головний процесор обмінюються інформацією про стан і даними.
HIP може бути налаштований таким чином: - 8-розрядна чи 16-розрядна
шина; - мультиплексна шина даних/шина адреси або окремо шина даних і шина
адреса; - читання стробірующіх сигналів READ/WRITE.Аналоговий інтерфейс Вхідний аналоговий
інтерфейс складається з вхідних підсилювачів і 16-розрядного аналогоціфрового
перетворювача (ADC). Аналогічно на виході знаходиться Цифроаналоговий перетворювач
і вихідний диференційний підсилювач. Література.