Одним з найбільш важливих елементів обчислювальної системи
є структура системної магістралі, що здійснює сопр-
ються всіх апаратних засобів. Системна магістраль забезпечують-
кість взаємодія один з одним різних компонентів систе-
ми і спільне використання системних ресурсів. Остання
обставина грає важливу роль в істотному збільшенні
продуктивності всієї системи. Крім того, системна магіст-
рал забезпечує передачу даних за участю пам'яті та сті-
ройств введення-виведення, прямий доступ до пам'яті і порушення пре-
риваній.
Системні магістралі зазвичай виконуються таким чином, що
збої що проходять в інших частинах системи, не впливають на їх функ-
ціонірованіе. Це збільшує загальну надійність системи. Примі-
рами магістралей загального призначення є запропоновані фір-
мій Intel архітектури MULTIBUS I і II, що забезпечують комунік-
ційний канал для координації роботи найрізноманітніших ви-
числівників модулів.
MULTIBUS I і MULTIBUS II використовують концепцію "ведучий-ве-
домий ". Провідним є будь-який модуль, що володіє засобами
управління магістраллю. Провідний за допомогою логіки доступу до ма-
гістралі захоплює магістраль, потім генерує сигнали уп-
равленія та адреси і самі адреси пам'яті або пристрою вво-
да-виводу. Для виконання цих дій провідний обладнується
або блоком центрального процесора, або логікою, призначені-
ченной для передачі даних по магістралі до місць призначення і
від них. Підпорядкованому - це модуль, декодуючі стан адресних
ліній і діє на підставі сигналів, отриманих від веду-
щих; ведений не може керувати магістраллю. Процедура обміну
сигналами між ведучим і веденим дозволяє модулів різного
швидкодії взаімодествовать через магістраль. Ведучий ма-
гістралі може скасувати дії логіки управління магіст-
ралью, якщо йому необхідно гарантувати для себе використанням
ня циклів магістралі. Така операція має назву "блокує-
вання "магістралі; вона тимчасово запобігає використання
магістралі іншими провідними.
Іншою важливою особливістю магістралі є можливість
підключення багатьох провідних модулів з метою освіти многоп-
роцессорних систем.
MULTIBUS I дозволяє передати 8 - і 16 розрядні дані і
оперувати з адресами довжиною до 24 розрядів.
MULTIBUS II сприймає 8 -, 16 - і 32-рахрядние дані, а
адреси довжиною до 32 розрядів. Протоколи магістралей MULTIBUS I
і II докладно описані в документації фірми Intel, яку сле-
дует ретельно вивчити перед використанням цих магістралей в
який - небудь системі.
MULTIBUS I
MULTIBUS I фірми Intel представляє собою 16-розрядну мно-
гопроцессорную систему, узгоджується зі стандартом IEEE 796.
На рис. 2 наведена структурна схема сполучення з магістраллю
MULTIBUS I. На малюнку не показана локальна шина і локальні
ресурси МП 80386.