Мікропроцесор КР580ІК
КР580ІК80 являє собою 8-розрядний процесор, в якому поєднані
операційний та здійснює управління пристрою.
Опишемо коротко вузли цього процесора.
Регістри даних. Для зберігання беруть участь в операціях даних передбачено сім
8-розрядних регістрів. Регістр А, званий акумулятором, призначений для
обміну інформацією з зовнішніми пристроями, при виконанні арифметичних,
логічних операцій та операцій зсуву він служить джерелом операнда, в нього
поміщається результат виконаної операції.
Шість інших регістрів, позначених B, C, D, E, H, L, утворюють так званий
блок регістрів загального призначення РОН. Ці регістри можуть використовуватися як
поодинокі 8-розрядні регістри. У випадках, коли виникає необхідність зберігати
16-розрядні двійкові числа, вони об'єднуються в пари BC, DE, HL.
Покажчик стека SP служить для адресації особливого виду пам'яті, що зветься стеком.

Лічильник команд PC призначений для зберігання адреси команди.
Арифметичне-логічний пристрій (АЛП). У 8-розрядному АЛУ передбачена
можливість виконання чотирьох арифметичних операцій, чотирьох видів
логічних, а також чотирьох видів циклічного зсуву.
При виконанні цих операцій одним з операндів служить вміст акумулятора і
результат операції поміщається в акумулятор. Циклічний зсув виконується
тільки над вмістом акумулятора. Передбачена можливість виконання
арифметичних операцій над десятковими числами.
Регістр ознак (РП). Цей 5-розрядний регістр призначений для зберігання
певних ознак, що виявляються в числі, яке представляє собою результат
виконання деяких операцій. П'ять тригерів цього регістра мають таке
призначення:
тригер Тс - тригер перенесення
тригер Тz - тригер нуля
тригер ТS - тригер знака
тригер ТP - тригер перенесення
тригер ТV - тригер додаткового перенесення
Блок управління. Складається з регістра команд, куди приймається перший байт
команди і керуючого пристрою, який формує керуючі сигнали, під
дією яких виконуються мікрооперації в окремих вузлах.
Буфери. Буфер даних і буфери адреси забезпечують зв'язок центрального процесора
із зовнішніми шинами даних і адреси. Використання буферів з трьома станами
дозволяє процесору відключатися від зовнішніх шин, надаючи їх у розпорядження
зовнішніх пристроїв, а також дозволяє використовувати одну й ту ж саму шину як для
прийому даних так і для передачі.
Структурна схема ВІС КР580ІК80.
4096х8 RAM (ОЗУ) 2к х 4

 
 
Алгоритм: