Особливості комутаторів локальних мереж Технічна реалізація комутаторів

Після того, як технологія комутації привернула загальну увагу і отримала високі оцінки фахівців, багато компаній зайнялися реалізацією цієї технології у своїх пристроях, застосовуючи для цього різні технічні рішення. Багато комутатори першого покоління були схожі на маршрутизатори, то є грунтувалися на центральному процесорі загального призначення, пов'язаному з інтерфейсними портами по внутрішній швидкісній шині (малюнок 4.1). Однак, це були швидше пробні пристрої, призначені для освоєння самої компанії технології комутації, а не для завоювання ринку.

Рис. 4.1. Коммутатор на процесорі загального призначення

Основним недоліком таких комутаторів була їхня низька швидкість. Універсальний процесор ніяк не міг впоратися з великим обсягом спеціалізованих операцій з пересилання кадрів між інтерфейсними модулями.

Для прискорення операцій комутації потрібні були спеціалізовані процесори зі спеціалізованими засобами обміну даними, як у першому комутаторі Kalpana, і вони незабаром з'явилися. Тепер комутатори використовують замовні спеціалізовані ВІС, які оптимізовані для виконання основних операцій комутації. Часто в одному комутаторі використовується кілька спеціалізованих ВІС, кожна з яких виконує функціонально закінчену частину операцій.

В даний час комутатори використовують як базової одну з трьох схем взаємодії своїх блоків або модулів:  комутаційна матриця;  Колективна багатовхіді пам'ять;  загальна шина.

Часто ці три способи взаємодії комбінуються в одному комутаторі. Комутатори на основі комутаційної матриці

Комутаційна матриця - основний і найшвидший спосіб взаємодії процесорів портів, саме він був реалізований у першу промисловому комутаторі локальних мереж. Проте, реалізація матриці можлива тільки для певного числа портів, причому складність схеми зростає пропорційно квадрату кількості портів комутатора (малюнок 4.2).

Рис. 4.2. Комутаційна матриця

Більш детальне уявлення одного з можливих варіантів реалізації комутаційної матриці для 8 портів дано на малюнку 4.3. Вхідні блоки процесорів портів на підставі перегляду адресної таблиці комутатора визначають за адресою призначення номер вихідного порту. Цю інформацію вони додають до байтам вихідного кадру у вигляді спеціального ярлика - тега (tag). Для даного прикладу тег представляє просто 3-х розрядне двійкове число, відповідне номером вихідного порту.

Рис. 4.3. Реалізація комутаційної матриці 4х4 за допомогою двійкових перемикачів

Матриця складається з трьох рівнів двійкових перемикачів, які з'єднують свій вхід з одним із двох виходів в залежності від значення біта тега. Перемикачі першого рівня управляються перший бітом тега, другу - другі, а третє - третій.

Матриця може бути реалізована і по-іншому, на підставі комбінаційних схем іншого типу, але її особливістю все одно залишається технологія комутації фізичних каналів. Відомим недоліком цієї технології є відсутність буферизації даних усередині комутаційної матриці - якщо складовою канал неможливо побудувати через зайнятість вихідного порту або проміжного комутаційного елементу, то дані повинні накопичуватися в їх джерелі, в даному випадку - у вхідному блоці порту, який прийняв кадр. Комутатори із загальною шиною

Комутатори із загальною шиною використовують для зв'язку процесорів портів високошвидкісну шину, яка використовується в режимі поділу часу. Ця архітектура схожа на що зображена на малюнку 4.1 архітектуру комутаторів на основі універсального процесора, але відрізняється тим, що шина тут пасивна, а активну роль виконують спеціалізовані процесори портів.

Приклад такої архітектури приведений на малюнку 4.4. Для того, щоб шина не була вузьким місцем комутатора, її продуктивність повинна бути по крайней мірою в N/2 разів вище швидкості надходження даних під вхідні блоки процесорів портів. Крім цього, кадр повинен передаватися по шині невеликими частинами, у декілька байт, щоб передача кадрів між кількома портами відбувалася в псевдопараллельном режимі, не вносячи затримок в передачу кадру в цілому. Розмір такої комірки даних визначається виробником комутатора. Деякі виробники, наприклад, LANNET (зараз підрозділ компанії Madge Networks), вибрали як порції даних, які переносяться за одну операцію по шині, клітинку АТМ з її полем даних у 48 байт. Такий підхід полегшує трансляцію протоколів локальних мереж в протокол АТМ, якщо комутатор підтримує ці технології.

Рис. 4.4. Архітектура загальної шини

Вхідний блок процесора поміщає в клітинку, переноситься по шині, тег, в якому вказує номер порту призначення. Кожен вихідний блок процесора порту містить фільтр тегів, який обирає теги, призначені даному порту.

Шина, так само як і комутаційна матриця, не може здійснювати проміжну буферизацію, але так як дані кадру розбиваються на невеликі осередку, то затримок з початковим очікуванням доступності вихідного порту в такій схемі немає. Комутатори з пам'яттю, що розділяється

Третя базова архітектура взаємодії портів - двухвходовая Колективна пам'ять. Приклад такої архітектури приведений на малюнку 4.5.

Рис. 4.5. Архітектура розділяється пам'яті

Вхідні блоки процесорів портів з'єднуються з перемикається входом розділяється пам'яті, а вихідні блоки цих же процесорів з'єднуються з перемикається виходом цієї пам'яті. Перемиканням входу і виходу розділяється пам'яті управляє менеджер черг вихідних портів. У розділяється пам'яті менеджер організує кілька черг даних, по одній для кожного вихідного порту. Вхідні блоки процесорів передають менеджеру портів запити на запис даних в чергу того порту, який відповідає адресою призначення пакета. Менеджер по черзі підключає вхід пам'яті до одного з вхідних блоків процесорів і той переписує частину даних кадру в чергу певного вихідного порту. У міру заповнення черг менеджер виробляє також почергове підключення виходу розділяється пам'яті до вихідних блокам процесорів портів, і дані з черги переписуються у вихідний буфер процесора.

Пам'ять повинна бути досить швидкодіючої для підтримки швидкості перепису даних між N портами комутатора. Застосування загальної буферної пам'яті, гнучко розподіленою менеджером між окремими портами, знижує вимоги до розміру буферної пам'яті процесора порту. Комбіновані комутатори

У кожної з описаних архітектур є свої переваги і недоліки, тому часто в складних комутаторах ці архітектури застосовуються в комбінації одна з одною. Приклад такого комбінування приведений на малюнку 4.6.

Коммутатор складається з модулів з фіксованою кількістю портів (2 - 8), виконаних на основі спеціалізованої БІС (ASIC), що реалізує архітектуру комутаційної матриці. Якщо порти, між якими потрібно передати кадр даних, належать до одного модуля, то передача кадру здійснюється процесорами модуля на основі наявної в модулі комутаційної матриці. Якщо ж порти належать різним модулів, то процесори спілкуються по загальній шині. При такій архітектурі передача кадрів всередині модуля буде відбуватися частіше за все швидше, ніж при міжмодульних передачі, так як комутаційна матриця - найбільш швидкий, хоча і найменш масштабований спосіб взаємодії портів. Швидкість внутрішньої шини комутаторів може досягати декількох Гб/c, а у найпотужніших моделей - До 10 - 14 Гб/с.

Рис. 4.6. Комбінування архітектур комутаційної матриці і загальної шини

Можна уявити й інші способи комбінуванні архітектур, наприклад, використання для взаємодії модулів розділяється пам'яті. Модульні й стекові комутатори

У конструктивному відношенні комутатори поділяються на:  автономні комутатори з фіксованою кількістю портів;  модульні комутатори на основі шасі;  комутатори з фіксованою кількістю портів, що складаються в стек.      

Перший тип комутаторів зазвичай призначений для організації невеликих робочих груп.

Модульні комутатори на основі шасі частіше за все призначені для застосування на магістралі мережі. Тому вони виконуються на основі якої-небудь комбінованої схеми, в якій взаємодія модулів організовується за швидкодіючої шині або ж на основі швидкої розділяється пам'яті великого обсягу. Модулі такого комутатора виконуються на основі технології "hot swap", тобто допускають заміну на ходу, але не припиняти роботу комутатора, так як центральний комунікаційний пристрій мережі не повинно мати перерв у роботі. Шасі зазвичай забезпечується резервованими джерелами живлення і резервованими вентиляторами, з тією ж метою. В цілому такі комутатори нагадують маршрутизатори вищого класу або корпоративні багатофункціональні концентратори, тому іноді вони включають крім модулів комутації та модулі повторювачів або маршрутізатров.

З технічної точки зору певний інтерес представляють стекові комутатори. Ці пристрої являють собою комутатори, які можуть працювати автономно, так як виконані в окремому корпусі, але мають спеціальні інтерфейси, які дозволяють їх об'єднувати в загальну систему, яка працює як єдиний комутатор. Кажуть, що в цьому випадку окремі комутатори утворюють стек.

Зазвичай такий спеціальний інтерфейс являє собою високошвидкісну шину, яка дозволяє об'єднати окремі корпуси подібно модулів в комутаторі на основі шасі. Так як відстані між корпусами більше, ніж між модулями на шасі, швидкість обміну по шині звичайно нижче, ніж у модульних комутаторів: 200 -- 400 Мб/c. Не дуже високі швидкості обміну між комутаторами стека зумовлені також тим, що стекові комутатори зазвичай займають проміжне положення між комутаторами з фіксованою кількістю портів і комутаторами на основі шасі. Стекові комутатори застосовуються для створення мереж робочих груп і відділів, тому надвисокі швидкості шин обміну їм не дуже потрібні і не відповідають їх цінового діапазону.

Структура стека комутаторів, що з'єднуються за швидкісними спеціальним портів, показана на малюнку 4.7.

Рис. 4.7. Стек комутаторів, що об'єднуються за високошвидкісним каналам

Компанія Cisco запропонувала інший підхід до організації стека. Її комутатор Catalyst 3000 (раніше називався EtherSwitch Pro Stack) також має спеціальний швидкісний інтерфейс 280 Мб/с для організації стека, але з його допомогою комутатори з'єднуються не один з одним, а з окремим пристроєм, що містить комутаційну матрицю 8 (8, організуючу більш високопродуктивний обмін між будь-якими парами комутаторів.