Мікропроцесор В1801ВМ1 його структура і система команд.

Структура мікропроцесора В1801ВМ1

Однокристальний 16-розрядний мікропроцесор К1801ВМ1 призначений для виконання наступних функцій:

обчислення. адрес операндів і команд.

обмін інформацією з іншими пристроями, підключеними до системної магістралі;

обробка операндів;

обробка переривань від клавіатури і пристроїв користувача, підключених до гнізда порту вводу-виводу.

Процесор є єдиним активним пристроєм мікроЕОМ, керуючим циклами звернення до системної магістралі і обробляє переривання від пасивних пристроїв, які можуть надсилати або отримувати інформацію тільки під управлінням процесора.

Мікропроцесор К1801ВМ1 працює в БК з тактовою частотою 3 МГц і включає наступні основні функціональні блоки:

16-розрядний операційний блок, що служить для формування адрес команд та операндів, виконання логічних і арифметичних операцій, зберігання операндів і результатів;

блок мікропрограмного управління, що виробляє послідовність мікрокоманд, Відповідну коду прийнятої машинної команди. Цей блок побудований на базі програмованої логічної матриці (ПЛМ). містить 250 логічних творів;

блок переривань, що організує пріоритетну систему переривань (прийом і попередня обробка зовнішніх і внутрішніх запитів на переривання);

інтерфейсний блок, що забезпечує обмін інформацією між мікропроцесором ром і іншими пристроями, підключеними до системної магістралі. Цей же, блок здійснює арбітраж при операціях прямого доступу до пам'яті, формує

послідовність. керуючих сигналів:

блок системної магістралі, що зв'язує внутрішню магістраль однокристальної мікропроцесора з зовнішньої, керуючий підсилювачами прийому та передачі інформації на суміщені висновки адрес і даних;

схема тактірованія, що забезпечує синхронізацію роботи внутрішніх блоків мікропроцесора.

Система команд, реалізована в ПЛМ блоку мікропрограмного управління мікропроцесора К1801BM1, співпадає з системою команд найбільш поширених вітчизняних міні-і мікро-ЕОМ типу "Електроніка 60" (ДВК-2. 3, 4 і т.п.) і практично аналогічна прийнятої для комп'ютерів серії DEC. Передбачено також ряд спеціальних команд, призначених для роботи з системним ПЗУ К1801РЕ1.

Сигнали AD0-AD15 представляють собою адреси і дані, що передаються по сполученою системної магістралі. Передача адрес і даних по одних і тих же лініях зв'язку забезпечується шляхом поділу цих операцій у часі. Група

сигналів SYNC, DIN, DOUT, WTBT, RPLY служить для керування передачею інформації з системної магістралі:

SYNC-виробляється процесором як вказівка, що адреса знаходиться на висновках системної магістралі, і зберігає активний рівень до закінчення поточного циклу обміну інформацією;

RPLY-виробляється пасивним пристроєм у відповідь на сигнали DIN і DOUT. При відсутності сигналу RPLAY (тобто коли вбрання пристрій-регістр або комірка пам'яті - не відповідає) процесор відраховує 64 такту сінхрогенератора і потім переривання по зависання (вектор 4);

DIN-призначений для організації введення даних (коли мікропроцесор під час дії сигналу SYNC готовий прийняти дані від пасивного пристрої) і ввести адресу вектора переривання (DIN виробляється спільно з сигналом IAK0 при пасивному рівні SYNC);

DOUT-означає, що дані, які видає мікропроцесором, встановлені на висновках системної магістралі;

WTBT-вказує на роботу з окремими байтами і виробляється при зверненні за непарним адресою (операнд - старший байт) або при відпрацюванні байтових команд.

Сигнал VIRQ є запитом на переривання від зовнішнього пристрою, що інформує мікропроцесор про готовність пристрою передавати адреса вектора переривання. Якщо переривання дозволено, то у відповідь на цей сигнал процесор виробляє сигнали DIN і IAK0.

Сигнал IRQ1 забезпечує управління режимом "СТОП-ПУСК" процесора з зовнішнього перемикача. Низький рівень сигналу (активний) відповідає режиму "СТОП".

Сигнали IRQ2 і IRQ3 викликають переривання за фіксованими векторах 1008 і 2708 відповідно (при переході з високого рівня в низький).

Сигнал надання переривання IAK0 процесор виробляє у відповідь на зовнішній сигнал VIRQ. Сигнал IAK0 передається по черзі, починаючи з пристрою з максимальним пріоритетом, ретранслюючи від одного пристрою до іншого в порядку зменшення пріоритетів. Пристрій з найбільшим пріоритетом з числа виставили запит на переривання (сигнал VIRQ) забороняє подальше поширення сигналу IAK0, таким чином забороняючи на час обробки даного переривання запити від пристроїв з тим же або більш низьким пріоритетом. Однак пристрої з більш високим пріоритетом можуть перервати обробку повторним ( "вкладеним") перериванням.

Сигнал DMR виробляється зовнішнім активним пристроєм, що вимагає передачі йому системної магістралі (режим прямого доступу до пам'яті). У відповідь на нього процесор встановлює сигнал DMGO, що надає системну магістраль зовнішнього пристрою з найвищим пріоритетом з числа замовили прямий доступ (механізм реалізації пріоритетів - той же, що і для переривань). Цей пристрій припиняє подальше поширення сигналу DMGO і виставляє сигнал SACK, що означає, що пристрій прямого доступу до пам'яті (ПДП) може проводити обмін даними, незалежно від процесора використовуючи стандартні цикли звертання до системної магістралі.

Низький рівень сигналу BSY означає, що мікропроцесор починає обмін по магістралі (тобто що вона зайнята для інших пристроїв). Перехід сигналу з низького рівня у високий вказує на закінчення обміну.

Сигнал аварії джерела живлення DCLO викликає установку мікропроцесора в початковий стан і поява сигналу INIT. Сигнал аварії мережевого живлення ACLO викликає перехід мікропроцесора на обробку переривання по збою харчуванні (високий рівень свідчить про нормальне мережевому напрузі).

Сигнал SEL1 ініціалізує звернення до регістру управління системними зовнішніми пристроями, а сигнал SEL2 - до регістру порту вводу-виводу. Напрямок обміну даними між мікропроцесором і регістрами визначається сигналами DIN або DOUT відповідно. Виставлення сигналу RPLY від цих регістрів не потрібно. Тривалості сигналів SEL1 і SEL2 збігаються з тривалістю сигналу BSY.

Сигнал INIT є відповіддю мікропроцесора на сигнал DCLO і використовується, як правило, для встановлення периферійної частини системи в початковий стан.

Загальні характеристики мікропроцесора К1801ВМ1

Подання чисел

У додатковому коді з фіксованою комою

Види команд

безадресні, одноадресних, двоадресного

Види адресації

Реєстрова, регістрова непряма, автоматичний, автоматичний непряма, автодекрементная, автодекрементная непряма, індексний, індексний непряма

Кількість регістрів загального значення

8

Кількість рівнів переривання

4

Тип системної магістралі

Q-bus (МПІ, ОСТ 11.305.903-80)

Адресний простір, Кб

64

Тактова частота, МГц

До 5

Максимальна швидкодія при виконанні реєстрових операцій, оп./с

До 500000

Споживана потужність, Вт

Не більше 1

Напруга живлення, В

+5 (± 5%)

Рівні сигналів, В: "лог.0" (активний рівень)

Менш 0,5

"лог.1"

Більше 2,4

здатність навантаження по струму, мА

3,2

Ємність навантаження, пФ

До 100

Технологія виготовлення

N-МОП

Конструкція

Плананарний металокерамічний корпус із 42 висновками

Система команд мікропроцесора К1801ВМ1

Даний процесор містить 8 регістрів загального призначення (РОН, позначення в описі команд RN, N = 0 .. 7) один внутрішній регістр стану процесора PSW в якому задіяно 5 бітів, кожен з яких має свої імена:

C-біт переповнення

T-біт трасування

V-біт арифметичного переповнення

Z-біт рівності 0

N-біт негативного числа

Два регістра з РОН (R6 та R7) відповідають за наступні функції:

R6 (SP)-Покажчик стека

R7 (PC)-Лічильник команд.

При описі команд, використовуються наступні позначення:

"SS" - поле адресації операнда-джерела

"DD" - поле адресації операнда-приймача

"XXX" - зміщення (-128 ,...,+ 128; 8 біт)

"N" - число, 3 біта

"NN" - число, 6 біт

"(N)"-комірку або регістра N

"s" - операнд-джерело

"d" - операнд-приймач

"r" - вміст регістра

"