Опис структурної схеми мікропроцесора.

До складу МП (рис. 1) входять арифметичне-логічний пристрій,пристрій управління і блок внутрішніх регістрів.
Арифметичне-логічний пристрій складається з двійкового суматора зсхемами прискореного перенесення, зрушуваної регістри і регістрів длятимчасового зберігання операндів. Зазвичай цей пристрій виконує по командахдекілька простих операцій: додавання, віднімання, зсув, пересилання,логічне додавання (АБО), логічне множення (І), додавання по модулю 2.
Пристрій управління керує роботою АЛУ і внутрішніх регістрів впроцесі виконання команди. Відповідно до коду операцій, що міститься вкоманді, воно формує внутрішні сигнали керування блоками МП. Адресначастина команди спільно з сигналами управління використовується для зчитуванняданих з певної комірки пам'яті або для запису даних у клітинку. Засигналами УУ здійснюється вибірка кожної нової, чергової команди.
Блок внутрішніх регістрів БПР, що розширює можливості АЛП, служитьвнутрішньою пам'яттю МП і використовується для тимчасового зберігання даних ікоманд. Він також виконує деякі процедури обробки інформації.
На малюнку (2) наведена більш докладна структурна схемаоднокристальної МП. Тут блок внутрішніх регістрів містить регістризагального призначення та спеціальні регістри: регістр-акумулятор, буфернийрегістр адреси, буферний регістр даних, лічильник команд, стека, ознак.
Регістри загального призначення (РОН), число яких може змінюватися від 4 до
64, визначають обчислювальні можливості МП. Їх функція - зберіганняоперандів. Але можуть виконувати також і роль регістрів. Всі РОН доступніпрограмісту, який розглядає їх як сверхоператівное запам'ятовуючийпристрій.
Регістр - акумулятор ( «накопичувач»), призначений для тимчасовогозберігання операнда або проміжного результату дій виробленої в
АЛП. Розрядність регістра дорівнює розрядності інформаційного слова.
Буферний регістр адреси служить для прийому та зберігання адресної частинивиконуваної команди. Можлива кількість адрес, визначаєтьсярозрядністю регістра.
буферний регістр даних використовується для тимчасового зберігання обраногоз пам'яті слова перед передачею його в зовнішню шину даних. Його розрядністьвизначається кількістю байт інформаційного слова.
Лічильник команд містить адресу комірки пам'яті, в якій поміщені байтивиконуваної команди.
Регістр команд приймає і зберігає код чергової команди, адреса якоїзнаходиться в лічильнику команд. По сигналу УУ в нього передається з регістратам зберігається інформація.
Регістри стека діляться на стек і покажчик стека. У МП стек - набіррегістрів, що зберігають адреси команд повернення при зверненні до підпрограмабо стан внутрішніх регістрів при обробці переривань. Стек можебути виконаний не тільки на внутрішніх регістрах МП, складаючи його частину, алеі перебувати в ОЗУ, займаючи там відведену для нього зону. В останньомувипадку для звернення до нього необхідний спеціальний регістр - покажчикстека.
Покажчик стека зберігає адреси останньої використаної клітинки стека, якуназивають вершиною. Що містить в покажчику число вказує, де знаходитьсявершина стека. Коли в стек записується чергове слово, то число впокажчику стека відповідно збільшується. Витяг слова з стекасупроводжується, навпаки, зменшенням числа, що заповнює покажчик стека.
Крім такої процедури передбачається можливість зчитування безруйнувань вмісту будь-якої комірки стека при незмінному числі, що зберігається впокажчику стека.
Регістр ознак являє собою набір тригерів - прапорців. Узалежно від результатів операцій, що виконуються АЛП, кожен тригервстановлюється в стан 0 або 1. Прапорцевим біти, що визначаютьвміст регістру, показує умовні ознаки: нульового результату,знака результату, перевиконання і т. п. Ця інформація, що характеризуєстан процесора, важлива для вибору подальшого шляху обчислень.
Розглянемо більш детально основні частини мікропроцесора (рис. 2).
Внутрішня шина даних з'єднує собою основні частини МП.
шиною називають групу ліній передачі інформації, об'єднаних спільнимфункціональною ознакою. У мікропроцесорної схемі використовується три видишин: даних, адрес і управління.
Розрядність внутрішньої шини даних тобто кількість переданих по нійодночасно (паралельно) бітів числа відповідає розрядності слів,якими оперує МП. Очевидно, що розрядність внутрішньої та зовнішньої шинданих повинна бути однією і тією ж. У восьмирозрядного МП внутрішня шинаданих складається з восьми ліній, по яким можна передавати послідовновосьмирозрядних слова - байти. Слід мати на увазі, що по шині данихпередаються на тільки у процесі "АЛУ слова, але і командна інформація.
Отже, недостатньо висока розрядність шини даних можеобмежити склад (складність) команд і їх кількість. Тому розрядність шиниданих відносять до важливих характеристик мікропроцесора - вона в більшіймірою визначає його структуру (числа розрядів вказані на малюнку в дужкахпоруч з назвами блоків).
Шина даних МП працює в режимі двобічної передачі, тобто по нійможна передавати слова в обох напрямках, але не одночасно. У цьомувипадку потрібно застосування спеціальних буферних схем і мультиплексногорежиму обміну даних між МП і зовнішньою пам'яттю. Мультиплексний режим (віданглійського слова multiple - багаторазовий, множинний), інодізваний багатоточковим, - режим одночасного використання каналупередачі великим числом абонентів з поділом у часі засобівуправління обміном.
Мультиплексор - пристрій, який вибирає дані від одного, двох (абобільше) вхідних інформаційних каналів і подає ці дані на свій вихід.
Схема мультиплексора складається з двухвходових логічних елементів І - АБО,керованих розподільником імпульсів. Промисловістю випускаютьсямультиплексори, які можуть входити до складу, а також у вигляді окремих
БІС (наприклад, восьмівходовий однорозрядних; двухвходовий чотирирозрядний;трехвходовий чотирирозрядний та ін.)
демультиплексор - пристрій, що виконує протилежну мультиплексоруфункцію, - подає дані, що підводиться до його входу, на один (або більше)вихідний інформаційний канал.
Мультиплексори і демультіплексори дозволяють компонувати змікропроцесорних елементів мікроЕОМ для будь-якої довжини машинного слова.
Припустимо, що завдання обробки даних полягає у складанні двохоперандів, кожен з яких представляє собою восьмирозрядному двійковечисло - байт.
восьмирозрядному арифметично - логічний пристрій виконує всіарифметичні та логічні операції. На перший вхід АЛП надходить байт звосьмирозрядного акумулятора, а на другий вхід - з восьмирозрядногопроміжного регістра. Результат складання зазначених двох байтівпередається з виходу АЛП через внутрішню шину даних в акумулятор. Такаорганізація задовольняє одноадресних організації мікропроцесора. Для неїхарактерно те, що один з операндів, що беруть участь в обробці, завждизнаходиться в акумуляторі, адреса якого задано неявно. Тому привиконання операції додавання двох операндів потрібно вказувати тільки одинадреса - другий операнда, що міститься, наприклад в одному з восьмирегістрів загального призначення (РОН). До АЛУ підключені регістр ознак,призначений для зберігання та аналізу ознак результату операції, ісхема десяткової корекції (на рис. 2 не показана), що дозволяє проводитиобробку даних у двійковій-десятковому коді.
До складу мікропроцесора входять також покажчик стек, лічильник команд,буферний регістр адреси, ОЗУ. Перші два РОН - регістри W і Z --призначені для короткочасного зберігання даних під час виконаннякоманди (ці регістри недоступні програмісту), інші шість РОН --регістри B, C, D, E, H і L - служать осередками внутрішньої пам'яті, званоїсверхоператівним запам'ятовуючим пристроєм (СОЗУ). У них зберігаються операнди,підлягають обробки в АЛП, результати обробки даних, виконаних в АЛП,та керуючі слова. У кожному регістрі поміщається один байт. Звернення до
РОН - адресне. Попарно розташування регістрів B і C, D і E, H і L даєможливість проводити обробку багатобайтових слів, звану обробкою
"Подвоєною точності". Обмін даними з РОН (зчитування та запис інформації)здійснюється через мультиплексор, причому потрібний регістр вибирається здопомогою селектора регістрів по сигналу УУ.
У лівій частині рис. 2 розташовані регістр команд, дешифратор коду операціїта УО (хоча дешифратор відноситься до УУ, він намальований окремо для більшоїнаочності). Стекові регістр адреси на малюнку відсутній, так як стекявляє собою певну зону ОЗУ.
Обмін інформацією між регістрами та іншими блоками мікропроцесорапроводиться через внутрішню шину даних, причому передачі команд і данихрозділені в часі. Зв'язок із зовнішньою шиною даних здійснюється черезбуферний регістр даних.
Мікропроцесор - це програмно-керований пристрій. Процедуравиконуваної ним обробки даних визначається програмою, тобтосукупністю команд. Команда ділиться на дві частини: код операції та адресу. Укоді операції поміщена інформація про те, яка операція повинна бутивиконана над даними, що підлягають обробці. Адреса вказує місце, дерозташовані ці дані (в регістрах загального призначення мікропроцесора, т.тобто у внутрішній або зовнішній пам'яті). Слово даних, що піддаються обробці,представляє один байт. Команда може складатися з одного, двох або трьохбайтів, послідовно розташованих у пам'яті.
Перший байт команди містить код операції. Лічені на початку інтервалувиконання команди, що називається циклом команди, її перший байт надходить повнутрішньої шини даних в регістр команд, де зберігається протягом усьогоциклу. Дешифратор кода операції дешифрує вміст регістра команд --визначає характер операції й адреси операндів. Ця інформація подається в
УУ, яке виробляє керуючі сигнали, що направляються в блокимікропроцесора, що беруть участь у виконанні цієї команди.
У тому випадку, коли код операції безпосередньо вказує адресу даних --об'єкта обробки, операція починається відразу після зчитування першого байтакоманди. Якщо ж у команді міститься більше одного байта, то іншібайти, що несуть інформацію про адресу комірки пам'яті, де зберігаються дані,передаються або в буферний регістр адреси, або в один із РОН тільки післязавершення всієї процедури зчитування команди або, інакше кажучи, післяотримання повної інформації про місцезнаходження операндів і про те, якаоперація повинна виконуватися, починається операція.
Розглянемо приклад виконання операції додавання двох операндів. Першийоперанд зберігається в акумуляторі, другий в одному з РОН (його адреса вказана вкоманді), звідки він передається в проміжний регістр. Згідно з кодомоперації АЛУ підсумовує що надходять на його вхід байти і видає результат,який фіксується в акумуляторі. Цей результат можна використовувати приподальших етапах обробки.
Поряд з багатокристальні і однокристальними МП використовуютьсясекціонірованние або розрядно-модульні МП. Основною їхньою відмінноюособливістю є те, що кожен модуль призначений для обробкидекількох розрядів машинного слова, а слово в цілому обробляється групоюмодулів або секцій, з'єднаних між собою.

Основні мікропроцесорні комплекти та їх функціональний склад.

Найбільшого поширення набули мікропроцесори, керовані запрограмами або прошивки. Такі МП будуються на базі ЕСЛ, ТТЛШ, КМОП,
І2Л та інших поширених елементів. Сучасні мікропроцесориявляють собою набір БІС, з'єднаних між собою певним чином,які становлять так звані мікропроцесорні комплекти (МПК).
За останні роки розроблено значну кількість різних МПК.
Порівняльні узагальнені характеристики деяких з них наведено в табл.
1.

Таблиця 1.

| Серія | технолог | розрядно | бистроде | Число | Потужність | Кількість ІС | Кількість ІС | Чіслоіст |
| МПК | ия | сть | йствіе | РОН | спожито. | У | у МПК | очників |
| | | | | | Вт | базове | | харчування |
| | | | | | | МПК | | |
| К589 | ТТЛШ | 2 | 1000 | 11 | 2,15 | 2 | 8 | 1 |
| К1800 | ЕСЛ | 4 | 3000 | 1 | 3,23 | 2 | 4 | 2 |
| К1801 | n-МОН | 6 | 550 | 8 | 1,0 | 1 | 1 | 1 |
| К1802 | ТТЛШ | 4 | 1400 | 16 | 2,2 | 2 | 6 | 1 |
| К1804 | ТТЛШ | 4 | 550 | 16 | 2,05 | 2 | 8 | 1 |

Мікропроцесорні комплекти виготовляють у вигляді секційних БІС зможливістю нарощування. Виняток становить БІС КР580ІК80А --восьмизарядний МП, в якому можна збільшити розрядність оброблюванихданих шляхом подвійного перерахунку. До складу секційних МПК входять якправило, п-розрядна МП секція, призначена для обробки інформації татимчасового зберігання результатів, схема мікропрограмного УУ, а також БІС,виконують функції з обробки переривань програми, синхронізації тазв'язку з периферійними пристроями.
Можливість нарощування розрядності оброблюваної інформації ізастосування мікропрограм забезпечують гнучкість і широку сферу застосуваннясекційних МПК, так як розробник апаратури сам може визначати набіркоманд.
У структурі МПК можна виділити операційну і керуючу частини.
Операційна частина поводить логічну обробку інформації, що управляєчастина декодує команди та формує сигнали, необхідні для виконаннятієї чи іншої операції. Кожна команда представляє собою невеликупрограму, що складається з елементарних операцій. Послідовність такихкоманд називається прошивки. Черговість команд, відповідно доякій працює керуюча частина МП, називається програмою.
Перші МП будувалися на р-канальних МОН-транзисторах, тому малиневисока швидкодія. Надалі з'явилися МП, в якихвикористовувалися п-канальні МОП-транзистори і біполярні інтегральніструктури (І2Л, ТТЛШ і ЕСЛ), що призвело до значного збільшенняшвидкодії.
Кількість різних операцій, які виконуються деякими МП, доходить до 100,причому в них передбачаються операції з подвійною довжиною слова та побайтовойобробкою інформації. У процесі розвитку поряд з МП, що маютьфіксований список команд, з'явилися МП з мікропрограмного керуванням,що дозволяє змінювати перелік команд та алгоритми управління. Цезбільшує гнучкість процесора і спрощує реалізацію послідовностіщодо складних мікрокоманд.
Найважливіший параметр МП - швидкодія. В даний час діапазоншвидкодії МП - від десятків тисяч до 1 - 3 млн. коротких операцій. вітчизняна промисловість випускає секціонірованние мікропроцесорнікомплекти серій К-589, КР-1802, КР-1804, К18-00 та ін

Секціонірованний мікропроцесорний комплект БІС серії К589.

Мікропроцесорний комплект БІС серії до 589 складається з восьми мікросхем,виконаних за ТТЛШ-технології, блоків мікропрограмного управління (БМУ)
До 589ІК01; центрального процесорного елемента (ЦПЕ) К589ІК02; схемприскореного переносу (СУП) К89ІК03 і багаторежимного буферного регістра
(МБР) К589ІР12; блоку пріоритетних переривань (БПП) К589ІК14; шиннихформувачів без інверсій (ШФ) К589АП16 і з інверсією (ШФІ) К589АП16;схеми синхронізації та управління (МСУ) К589ХЛ4.
Комплект забезпечує побудову автономних мікро-і міні-ЕОМ,контролерів, пристроїв автоматики з різною архітектурою завдякимодульності структури, можливості паралельного нарощуваннямікропрограмного управління, сумісності з ТТЛ-транзисторами серії к155та ін
Мікросхеми герметизовані в пластмасових корпусах з вертикальнимрозташуванням висновків.
Поєднуючи паралельно кілька МП, можна отримати процесор з необхідноюдовжиною слова. Для реалізації 16-розрядного процесора, що містить УУ, шиниі мікропрограмного ЗУ, потрібно приблизно 20 БІС і 10 ІВ. Такий процесорзамінює еквівалентну систему на ТТЛ ІС середнього рівня інтеграції,що має понад 200 корпусів. Центральний мікропроцесор (ЦП) у ньому складаєтьсяз восьми мікросхем ЦПЕ, одного БМУ, ЗУМК. На рис 3 показана структурнасхема такого процесора. Вбудоване, що знаходиться в керуючої пам'яті,після вимкнення живлення встановлює ЦП у вихідний стан іздійснює вибірку та виконання команд. Розрядність словамікропрограмного пам'яті визначається числом і розрядністю мікроінструкцій.
Центральний процесорний елемент має шість груп входів і виходів, заяким відбувається зв'язок з іншими схемами. Чотири з них (В, М,А, D)використовуються переважно для зв'язку із зовнішньою пам'яттю і пристроямивведення - виведення. Група висновків F0 - F6 використовується для керування роботою
ЦПЕ, а входи К - для маскування інформації для занесення константи.

Блок мікропрограмного управління. Він має вісім входів команди До
(дії). Таким чином, інформація про код операції визначаєтьсявісьмома розрядами, тобто максимальне число макрокоманд 256. Число розрядівмікрокоманд, необхідний для управління БМУ, так само: сім розрядів УАО - УА6
- Для управління виробленням переходу до наступного адресою мікрокоманд ічотири УФ0 - УФ3 - для управління схемою вироблення ознак умовнихпереходів. Таким чином, для управління ЦПЕ та БМУ необхідно 19 розрядів.
Крім цих мікроінструкцій необхідні додаткові мікроінструкціі дляуправління пам'яттю, введенням - виведенням і т. д.
Дані в АЛП надходять з пам'яті з пристрою введення інформації та одаютсяв регістр-акумулятор. У нього надходять також результати операцій,виконуються в АЛП. Після завершення операцій дані посилаються на згадку абоу пристрої виведення інформації.
Пристрій керування управляє операціями у відповідності до змістукоманд, які зчитуються з зовнішнього ЗУ, і поміщаються в регістр команд.
Адреса черговий команди зазвичай визначається лічильником команд. В якостірегістра і лічильника команд використовуються внутрішні регістри ЦПЕ.
Зв'язок з ЗУ здійснюється через регістр адреси пам'яті і регістр данихпам'яті, виходи яких з'єднані з відповідними адресними іінформаційними сигналами. Розрядність адреси пам'яті визначає адресуєтьсяполе пам'яті. Частина регістрів МП використовується як сверхоператівнойпам'яті, у якій зберігаються проміжні результати обчислень. Цедозволяє підвищити швидкодію процесора.
Для забезпечення контролю за станом регістрів при виконанні операційвикористовуються регістри станів блоку мікропрограмного управління (БМУ).
Тригери цих регістрів (прапорці) показує переповнення регістрів ЦПЕ,нульове зміст акумуляторів, знак його вмісту та інші стани.
Ця інформація використовується для організації умовних переходів впрошивки.
Синхронізація роботи окремих вузлів процесора здійснюється однією абокількома серіями тактових імпульсів. Для реалізації однієї командинеобхідно кілька періодів тактових імпульсів. Командний цикл складається зциклу вибірки, під час якого виробляється адресу команди і по ньомувиробляється команда і зчитуються в реєстр дані з пам'яті, і циклу,виконавчого, під час якого у пристрої управління командадешефруется і процесор виконує її.
Розглянемо докладно структуру та основні характеристики окремих БІСкомплекту серії К589.
Центральний процесорний елемент призначений для логічної іарифметичної обробки інформації, приймання, зберігання та видачі оперативноїінформації, а також для формування адрес пам'яті. Він являє собоюдвухразрядную мікропроцесорну секцію зі структурою, що забезпечуєпрактично необмежені можливості об'єднання кристалів ЦПЕ погоризонталі з метою збільшення розрядності процесора.
Основна особливість ЦПЕ - велике число шин: три вхідні і два вихідніз адресним регістром даних це забезпечує можливість видачі даних іадрес в пам'ять одночасно. Призначення шин ЦПЕ - пересилання байтів,тестування бітів, введення - виведення інформації у внутрішні регістри.
формувачі вихідних шин виконані на елементах з трьома станами,що істотно спрощує підключення УПЕ до магістралі. Шина мікрофункційкерує роботою секцій, вибираючи операнди та операції, які повиннівиконуватися в АЛП. ЦПЕ виконує понад 40 логічних і арифметичнихоперацій. Секція видає сигнали прискореного перенесення. Крім того, воназабезпечена незалежними лініями входу і виходу переносу, входу і виходузрушуваної коду.
До складу ЦПЕ входять АЛП, 11 сверхоператівних регістрів, двамультиплексора (А і В), акумулятор, регістр адреси пам'яті, дешифратормікрофункцій.
Інформація на ЦПЕ надходить на три групи незалежних входів М, В і
До з основної пам'яті, пристроїв введення - виведення, пам'яті мікропрограм.
Інформація, що надходить на ЦПЕ, зберігається в 11 регістрах R0 - R9, T, атакож у накопичуваних регістрі АС або в регістрі адреси пам'яті. Черезмультиплексори А і В інформація передається в АЛП. Регістри R0 - R9 і
Т виконують функції сверхоператівного запам'ятовуючого пристрою і можуть бутивикористані як лічильники. Інформація з реєстрів через мультиплексор Анадходить в АЛП, а з виходу АЛП - знову на регістри. Акумулятор служить длязберігання результату операцій АЛП. Інформація з виходу акумуляторанадходить на вхід АЛП або через вихідний підсилювач - буфер - можевидаватися на вихідну магістраль для передачі в основну пам'ять або напристрій введення - виведення. Через мультиплексори А і В вона можеподаватися на один з двох входів АЛП. На входи мультиплексора Анадходять дані зі входів М, реєстрів R0 - R9, Т і акумулятора, а навходи мультиплексора В - інформація з входів В, К і акумулятора. Прицьому проводиться маскування інформації входів В і АС даними на входах
К. результат операцій, які виконуються в АЛП, може зберігається в R0 - R9 іакумуляторі.
При операції зсуву в право використовують вхід СП1 і вихід СП0, дляорганізації послідовного переносу - вхід С1 і вихід С0. Наявністьвиходів Х і У забезпечує організацію прискореного (наскрізного) перенесенняміж мікросхемами ЦПЕ. При неаріфметіческіх операціях схеми переносувикористовують для виконання логічного АБО всіх розрядів слова з урахуванняммаскування по входів К. Входом До користуються при арифметичних операціяхдля маскування полів та окремих розрядів оброблюваних слів. Черезвходи К в ЦПЕ можу подаватися константи з пам'яті мікропрограм. Зазвичайрегістр адреси використовується для зберігання і пересилки адреси команд восновну пам'ять. У цьому випадку інформація з АЛП через окремий вихіднадходить на регістр пам'яті. У кожному мікрокомандном циклі на входи Fнадходить мікроінструкція (частина поля мікрокоманд,), яка дешифрується івизначає виконання необхідні операцій ЦПЕ. Мікроінструкція F0-F6розбита на два поля F і R-групи. F-групи (F4-F0) визначає кодоперації, регістрова R-група (F0-F3) - адреса регістрів.
На рис. 4 показаний варіант з'єднання БІС ЦПЕ з послідовнимперенесенням, які здійснюються за допомогою БІС прискореного перенесення. Циклобробки ЦПЕ становить 100 нс.
Блок мікропрограмного управління призначений для управлінняпослідовністю вибірки мікрокоманд з керуючої пам'яті (ЗУМК) івиконує такі функції: управління регістром адреси мікрокоманд;вибірку черговий мікрокоманд з урахуванням вмісту рамка; зберігання і видачуознак; управління мікропрограмного переривань. До складу БМУ (мал. 5)входять: девятіразрядний регістр адреси мікрокоманд і відповіднамагістраль; схема формування чергового адреси; вихідні буфери адресимікрокоманд на елементах з трьома станами; тригери ознак (C, Z,
Ф); регістр команди; вихідний буфер прапорців.
Формування адреси черговий мікрокоманд виконується за допомогою умовнихі безумовних переходів. У кожній поточної мікрокоманд міститься полемікроінструкціі БМУ, призначеної для формування адреси наступноїмікрокоманд. Адреса мікрокоманд (всього 512) утворюють матрицю (сторінку),що складається з 32 рядків і 16 стовпців. Кожен адреса визначається номером тієїрядки і того стовпця, на перетині яких він знаходиться. Під адресарядка відводиться п'ять розрядів (МА8 - МА4), а під адреса стовпця чотирирозряду (МА3 - МА0). Девятіразрядний адреса мікрокоманд, виробленийлогікою наступного адреси, завантажується в регістр адреси мікрокоманд, а знього видається в пам'ять мікрокоманд по десяти вихідним шин.
Блок мікропрограмного управління забезпечує зберігання поточного значенняна виході перенесення ЦПЕ (С0, СП0) і управляє інформацією на вході перенесення
(С1, СП1). За допомогою двох груп мікроінструкцій здійснюється управлінняознаками - установка і їх видача. Схема обробки ознак містить тритригера: З і Z і тригер - засувку Ф, в якій запам'ятовується поточнестан виходу переносу ЦПЕ. Логічна схема ознак спільно зісхемою перенесення ЦПЕ використовується для виконання арифметичних і зсувнихоперацій.
Сигнал у двійковому коді на входах УА використовується для формування адресрядка та стовпця і виду мікрооперацій, виконуваної БМУ. По чотирьохмікроінструкціям виробляються безумовні переходи, за іншими --умовні. Для формування адреси наступної мікрокоманд при безумовнихпереходах використовується адреса поточної мікрокоманд, який зберігається врегістрі адреси і ряд бітів мікроінструкціі УА0-УА6: при умовних переходах
- Адреса поточної (попередньої) мікрокоманд і вміст регістрів С, Z або Фабо код старших розрядів К4-К7. Для вироблення наступного адресимікрокоманд за вмістом даних на шинах К4-К7 використовується частина адресипоточної мікрокоманд і кілька розрядів коду на шинах УА.
Управління схемою обробки ознак (C, Z і Ф) здійснюється за допомогоюмікроінструкціі на входах УФ0 - УФ3. Інформація на вході Ф записується втригер Ф і потім в тригер С або Z. За входу ЗМ дається дозвіл назапис інформації із входів К в регістр адреси мікрокоманд. Дозвіл напереривання видається з вихідною шини УРП при мікроінструкціі ПЕРЕХІД У
Нульовий рядок, що означає кінець виконання прошивки (команди).
Зазвичай сигнал з шини УРП подається на вхідні шину УРП блоку пріоритетногопереривання. Цей блок може відповісти на переривання видачею сигналупідтвердження переривання, що блокує видачу наступного обраного адресирядки з БМУ. Тоді при видачі нової адреси мікрокоманд на лінію адресирядка можна подавати адреса ззовні минаючи БМУ, що дозволяє перевестипрошивки на програму обробки переривання. Змінений адреса рядки,переданий на адресні лінії мікрокоманд, не змінює вмісту регістраадреси мікрокоманд. Таким чином, наступна функція переходу будескористатись адресою рядка в регістрі адреси мікрокоманд, а не зміненийадреса рядка.
Цикл БМУ становить 85 нс. Є можливість адресації 512 мікрокоманд
(передбачена можливість нарощування числа адресуються мікрокоманд).
Корпус мікросхеми типу ДИП з 40 висновками.
Схема прискореного переносу (СУП) призначена для формування груповихпереносів при спільному використанні з ЦПЕ в багаторозрядних суматора.
Мікросхема дозволяє об'єднати до восьми ЦПЕ, тобто утворити 16 --розрядний суматор.
Схема має 17 інформаційних входів, 8 інформаційних виходів і одинкеруючий вхід, що дозволяє управляти виходом самого старшого переносу.
У кожному ЦПЕ формуються сигнали підготовки наскрізного переносу, якіподаються до схеми прискореного переносу, а вона в свою чергу виробляєсигнали переносів, що надходять у ЦПЕ. Якщо в кожному розряді 1, то сигналпідготовки також 1 і через цю секцію відбувається перенесення від молодшої достаршої. Так як схема прискореного переносу генерує сигнали переносів увсі ЦПЕ одночасно незалежно від розрядності, то час підсумовуваннябагаторозрядних слів істотно скорочується порівняно з послідовнимміжсекційних перенесенням
багаторежимних буферний регістр (МБР) містить вісім D - тригерів -засувок, що мають вихідні буфери на елементах з трьома станами, схемууправління записом і зчитуванням інформації і схему формування запитупереривання.
Даний регістр має універсальні можливості: він можевикористовуватися в якості буферного регістра для виходу на магістраль,формування двонаправлених магістралей, побудови адаптерівпаралельного інтерфейсу.
Залежно від рівнів керуючих сигналів МБР може працювати в двохрежимах: вхідному і вихідному. Це дозволяє створювати за допомогою МБРдвонаправлені магістралі, Якщо на вході ВР одиниця, то МБР працює ввихідному режимі і вихідні буфери відкриті, тобто МБР видає інформацію ввихідні шини. Якщо на вході С - одиниця, на виході ВР - нуль і обранийданий МБР, тобто на вході ВК1 - нуль, а на вході ВК2 - одиниця, то МБРпрацює у вхідному режимі, тобто виконується запис в МБР з вхідних шин D,вихідні буфери закриті і на вихід інформація не видається.
Коли МБР знаходиться у вхідному режимі (сигнал ВР - нуль), сигнал С можевикористовуватися для синхронної запису даних в інформаційні тригери івстановлення тригера в перериває стан. Час циклу МБР становить 50нс.
Блок пріоритетних переривань. БПП служить для вироблення сигналу запиту напереривання в процесорної системі. При установки системи у вихіднестан низьким рівнем сигналу ( "Вст. 0") тригер запиту на перериваннявиробляє сигнал переривання ЗП. Для організації системного скидання цейтригер встановлюється в непреривающее стан подачі сигналу R, прицьому одночасно скидаються інформаційні тригери. Сигнал ЗП дозволяєподавати сигнал R безпосередньо на входи R0 - R7 мікросхеми БПП.
Шинні формувачі. Блоки шинних формувачів призначені дляпідключення модулів до магістралі. Типова затримка на ШФ і ШФІ - 20нс,корпус схеми типу ДИП з 16 висновками.

Список використовуваної літератури:
1. Основи обчислювальної, і мікропроцесорної техніки і програмування.

(В. В. Стрыгин М. 1990р.)
2. Аналогові та цифрові інтегральні мікросхеми. (С. В. Якубовський.)
3. Інтегральні мікросхеми: довідник (Б. В. Тарабрін.)