1. Мікропроцесор КР580.

Мікросхема КР580ВМ80А являє собою 8-розрядне центральнепроцесорний пристрій (ЦП) паралельної обробки даних. Пристрій неволодіє можливістю апаратного нарощування розрядності оброблюванихданих, але дозволяє здійснювати це програмним способом. Структурнасхема КР580ВМ80А представлена на малюнку 1.

Рисунок 1 - Структурна схема КР580ВМ80А.

Призначення основних вузлів і принцип їх взаємодії.
Арифметичне-логічний пристрій (АЛП) забезпечує виконанняарифметичних, логічних операцій та операцій зсуву з двiйковимиданими, представленими в додатковому коді, або над двійковій-десятковимиданими. Пристрій містить схему десяткової корекції, що дозволяєпроводити операції десяткової арифметики. За результатами операцій в АЛПформується ряд ознак, які записуються в регістр умов. Ознакаперенесення З встановлюється в одиницю, якщо в результаті виконання командиз'являється перенесення із старшого розряду. Додатковий ознака перенесення С1встановлюється в одиницю при виникненні переносу з третього розряду.
Використовується в командах десяткової арифметики. Ознака парності Рвстановлюється в одиницю, якщо

число одиниць у розрядах результату парне. Ознака нуля Z встановлюється водиницю, якщо результат дорівнює нулю. Ознака знаку S вказує знак числа ідорівнює одиниці, якщо число негативне, або нулю, якщо числопозитивне.
Блок регістрів проводить прийняття, зберігання і видачу різної інформації,бере участь в процесі виконання програми, і містить лічильник команд,покажчик стека, регістри загального призначення, регістри тимчасового зберігання тарегістр адреси. Шестнадцатіразрядний лічильник команд зберігає поточнийадресу команди. Вміст лічильника команд автоматично збільшується післявибірки кожного байта команди. Шестнадцатіразрядний покажчик стекамістить початковий адресу пам'яті, що використовується для зберігання і відновленнявмісту програмно-доступних регістрів ЦПУ, Вміст покажчика стеказменшується, коли дані завантажуються в стек, і збільшується, коли данівибираються з стека. Восьмирозрядних регістри загального призначення В, С, D, Е,
Н, L можуть застосовуватися як накопичувачі (оброблювані дані знаходяться всамому регістрі) і покажчики (16-розрядний адреса операнда визначаєтьсявмістом пари регістрів). Регістри тимчасового зберігання W, Z використовуютьсядля прийому та тимчасового запам'ятовування другого і третього байтів командпереходів, що передаються з внутрішньої магістралі ЦПУ в лічильник команд. Цірегістри є програмно-недоступними. Шестнадцатіразрядний регістрадреси приймає і зберігає протягом одного машинного циклу адресу командиабо операнда і видає його через буфер адреси на односпрямований вихіднумагістраль АТ-А 15. Буфер адреси виконаний у вигляді вихідних формувачів,що мають на виході стан "Вимкнено" (третій стан),
Схема синхронізації і керування станами ЦПУ формує машинні такти іцикли, які координують виконання всіх команд, і виробляє сигнал
SYNC "Синхронізація", що визначає початок кожного машинного циклу. Длявиконання команди потрібно від одного до п'яти машинних циклів. Кожен циклможе складатися з 3-5 тактів (Т1-Т5), тривалість кожного з нихвідповідає періоду проходження тактових імпульсів Ф1, Ф2. Центральнепроцесорний пристрій може перебувати в трьох станах (очікування,захоплення і зупинка), тривалість яких складає ціле число тактіві залежить від зовнішніх керуючих сигналів.
Пристрій керування формує комплекс керуючих сигналів, які організовуютьвиконання надійшла в ЦПУ команди, і складається з регістра команд,програмованої логічної матриці (ПЛМ) і схеми управління вузлами.
Восьмизарядний регістр команд здійснює прийом та зберігання команди,надходить по магістралі даних. Програмована логічна матрицядешіфрірует код операції команди та формує мікрооперації відповідно допрошивки виконання команди. Схема управління вузлами виробляєдля різних вузлів ЦПУ необхідні керуючі сигнали. Восьмизаряднийбуфер даних забезпечує введення команд і даних в ЦПУ, виведення даних істану ЦПУ через формувачі, що мають на виході стан "Вимкнено".

Таблиця 1 - Призначення висновків КР580ВМ80А.
| |
| Номер виведення | Позначення | Призначення |
| 25-27, 29-35, 1, 40, 37-39, | А0-А15 | Шина адреси |
| 36 | | |
| 10, 9, 8, 7 | DO-D7 | Шина даних |
| 3-6 | | |
| 2 | GND | Загальний |
| 11 | Ucci |-5В |

Продовження таблиці 1 - Призначення висновків КР580ВМ80А.
| 12 | RESET | Встановлення |
| 13 | HOLD | Захват шин |
| 14 | INT | Переривання |
| 15, 22 | Ф2, Ф1 | Фаза |
| 16 | INTA | Дозвіл переривання |
| 17 | DBIN | Прийом |
| 18 | WR | Запис (видача) |
| 19 | SYNC | Синхронізація |
| 20 | Ucc "| 5 В |
| 21 | HLDA | Підтвердження захвату |
| 23 | READY | Готовність |
| 24 | WAIT | Очікування |
| 28 | Ucca | 12 В |

Малюнок 2-Інтегральне виконання ІМС КР580ВМ80А.

Основні технічні характеристики Процесор:розрядність МД - 8;розрядність МА - 16;адресний простір - 64 Кб;число РОН - 6 восьмирозрядних;організація стека - покажчик стека дозволяє в будь-якої точки пам'ятізафіксувати вершину стека;організація переривань - переривання векторні, існує спрощенаможливість організації переривань на вісім напрямків (адрес);швидкодія - 500 000 коротких (регістр - регістр) операцій;

тактова частота 0,5 ... 2,5 МГц;напруги живлення 5,12 В;потужність розсіювання 1,25 Вт;технологія n-МДП;діапазон робочих температур +10 ... +70 С;
Uвис ур (високого рівня) - 9 ... 13 В
Uнізк ур (низького рівня) - -0,3 ... 0,8 В
Загальна тривалість тактових імпульсів:
С1 і (більше одно) 60 нс
С2 і 220 нс

Малюнок 3 - Часові діаграми процесу отримання коду команд КР580ВМ80А.

1.1.2 Генератор тактових імпульсів КР580ГФ24.

Мікросхема КР580ГФ24 являє собою генератор тактових імпульсів
(ГТВ), призначений для спільної роботи з ЦПУ KP580BM80A. Генераторформує: високорівневі тактові сигнали Ф1 і Ф2 про незбіжнимифазами; тактовий сигнал Ф2Т, за рівнем сумісний з ТТЛ ісинхронізований з сигналом Ф2; сигнал STSTB "Строб стану", який,вступаючи на системний контролер, фіксує стан шини данихмікропроцесора; сигнал RESET "Установка".

Генератор опорної частоти при підключенні до висновків XTALf і XTAL2кварцового резонатора забезпечує високу стабільність частоти,визначається основною частотою збудження кварцового резонатора.

Вихід генератора опорної частоти виведений на зовнішнє виведення OSC і з'єднанийусередині мікросхеми з лічильником-дільником, що входять до складу. тактовогогенератора. Тактовий генератор складається з лічильника-дільника на 9,логічних дешифратор, що формують необхідні тактові імпульси, вихіднихформувачів і допоміжних логічних схем і тригерів для генераціївихідних сигналів: Ф1.Ф2.Ф2Т, STSTB, Тактові імпульси Ф1 і Ф2 управляють
МОП-входами мікропроцесора КР580ВМ80А. Тактовий импул Ф2Т використовуєтьсядля управління ТТЛ-входами в режимі прямого звернення до пам'яті.

Рисунок 4 - Структурна схема КР580ГФ24.

Таблиця 2 - Призначення висновків КР580ГФ24.
| Номер виведення | Позначення | Призначення |
| 1 | RESET | Встановлення (вихід) |
| 2 | RESIN | Встановлення (вхід) |
| 3 | RDYIN | Готовність (вхід) |
| 4 | READY | Готовність (вихід) |
| 5 | SYNC | Синхронізація |
| 6 | Ф2Т | Фаза 2 з рівнем ТТЛ |
| 7 | STSTB | Строб стану |
| 8 | GND | Загальний |
| 9 | Ucci | 12 В |
| 10, 11 | Ф2, Ф1 | Фаза 2, 1 |
| 12 | OSC | Вихід осцилятора |
| 13 | TANK | Вхід коливального |
| | | Контуру |
| 14, 15 | XTAL2, XTAL1 | Кварцовий резонатор |
| 16 | Ucc | 5 В |

Негативний сигнал STSTB, тривалість якого дорівнює од - ному періодучастоти опорного генератора, формується мікросхемою КР580ГФ24 привступі на її вхід з мікропроцесора КР580ВМ80А сигналу SYNC
"Синхронізація", що свідчить про початок машинного циклу.

При надходженні вхідного сигналу RESIN мікросхема КР580ГФ24 за допомогоютригера Шмітта і тригера Т1 виробляє сигнал RESET, синхронізованийз тактовим сигналом Ф2, По сигналу RESET здійснюється установка впочатковий стан різних пристроїв мікропроцесорної системи. Наявність умікросхемі тригера Шмітта дозволяє подавати на вхід RESIN сигнал зпологим фронтом. За допомогою тригера Т2 здійснюється стробіро-ваннявхідного сигналу RDYIN "Готовність" тактовим сигналом Ф2.

Малюнок 5-Інтегральне виконання ІМС КР580ГФ24.

1.1.3 Інтерфейс вводу-виводу ІМС КР580ВВ55А.
Мікросхема КР580ВВ55А призначена для паралельної передачі інформаціїміжмікропроцесором і периферійними пристроями і містить три 8-розряднихканалу введення/виводу А, В, С.

Канал С може бути представлений у вигляді двох 4-розрядних каналіввведення/виводу, доступ до яких здійснюється як до окремих незалежнимканалах. Периферійні пристрої підключаються до каналів А, В, С, а зв'язок змікропроцесором здійснюється за допомогою шини D через буфер даних. Коженз каналів А, В, С складається з 8-розрядного регістра і двонаправленихформувачів, що мають на виході стан "Вимкнено". Пристрійуправління містить регістр керуючого слова (РУС), до якогопопередньо проводиться запис інформації, що визначає режим роботиканалів, і формує сигнали вибору каналу та керування каналом С.

Мікросхема може працювати в одному з трьох режимів: режіі О - простийвведення/виводу; режим 1 - стробіруемий введення/виводу; режим 2 - двоспрямованийканал. Режим роботи каналів можна змінювати як на початку, так і в процесівиконання програми, що дозволяє обслуговувати різні периферійніпристрою в певному порядку за допомогою однієї мікросхеми КР580ВВ55А.
Канали А і В можуть працювати в різнихрежимах, а робота каналу З залежить від режимів роботи каналів А і В,
Комбінуючи режими роботи каналів, можна забезпечити роботу мікросхеми майжез будь-яким периферійним пристроєм.

Малюнок 6 - Структурна схема КР580ВВ55А.

У режимі 0 здійснюється простий ввід/вивід даних за трьома 8 --розрядним каналах, причому канал С може використовуватися як два 4-розряднихканалу. Кожен з каналів може використовуватися окремо для введення абовиведення інформації. У режимі Про вхідна інформація не запам'ятовується, авихідна зберігається у вихідних регістрах до запису нової інформації в каналабо до запису нового режиму.

У режимі 1 передача даних здійснюється тільки через канали А і В,а лінії каналу З служать для прийому і видачі сигналів керування. Кожен зканалів А і В незалежноодин від одного може використовуватися для введення або виведення 8-розрядних даних,причому вхідні і вихідні дані фіксуються в регістрах каналів.

У режимі 2 для каналу А забезпечується можливість обміну інформацієюпро периферійними пристроями по 8-розрядному двонаправленим каналу. Дляорганізації обміну використовуються п'ять ліній каналу С. В режимі 2 вхідні тавихідні дані фіксуються у вхідному і вихідному регістрах відповідно.

Таблиця 3 - Призначення висновків ІМС КР580ВВ55А.

| Номер виведення | Позначення | Призначення |
| 9, 8 | АТ, А1 | Адреса |
| 27-34 | D7-DO | Шина даних |

Продовження таблиці 3 - Призначення висновків ІМС КР580ВВ55А.
| 37-40, 1-4 | РА7-РАО | Канал А |
| 5 | RD | Читання |
| 6 | CS | Вибір мікросхеми |
| 7 | GND | Загальний |
| 10-13, 17, 16, 15, 14 | PC7-PCO | Канал С |
| 18-25 | PBO-PB7 | Канал В |
| 26 | Ucc | 5 В |
| 35 | RESET | Встановлення |
| 36 | WR | Запис |

Малюнок 7 - Інтегральне виконання інтерфейсу вводу-виводу.

1.1.4 Системний контролер КР580ВК38.
Мікросхема КР580ВК38 виконує функцію системного контролера і шинногоформувача, здійснює формування керуючих сигналів звернення до
ОЗУ або до пристроїв введення/виводу (УВВ) і забезпечує прийом і передачу 8 --розрядної інформації між шиною даних мікропроцесора і системною шиною.
Формування сигналів I/OW, MEMW в даній мікросхемі відбуваєтьсящодо сигналу STSTB "Строб стану", що дозволяє при застосуваннів мікропроцесорної системі мікросхеми КР580ВК38 використовувати ЗУ і УВВ збільш широким діапазоном швидкодії. . Двонаправлений шиннийформувач здійснює буферірованіе 8-розрядної шини даних іавтоматичний контроль напрямки передачі даних.

Підключення системного контролера до шини даних мікропроцесораздійснюється за допомогою двонаправлених висновків DO-D7, до системної шини-сдопомогою двонаправлених висновків DBO-DB7. При необхідності за допомогоюсигналу BUSEN "Управління системною шиною" висновки DBO-DB7 системногоконтролера можуть бути переведені в стан "Вимкнено".

Таблиця 4 - Призначення висновків ІМС КР580ВК38.
| Номер виведення | Позначення | Призначення |
| 6, 8, 10, 12, 15, | DO-D7 | Шина даних |
| 17, 19, 21 | | |
| 5, 7, 9, 11, 13, | DBO-DB7 | Системна шина |
| 16, 18, 20 | | |
| 1 | STSTB | Строб стану |
| 2 | HLDA | Підтвердження захвату |
| 3 | WR | Запис |
| 4 | DBIN | Прийом |
| 14 | GND | Загальний |
| 22 | BUSEN | Управління системної |
| | | Шиною |
| 23 | INTA | Підтвердження |
| | | Переривання |
| 24 | MEMR | Читання пам'яті |
| 25 | I/OR | Читання УВВ |
| 26 | MEMW | Запис у пам'ять |
| 27 | I/OW | Запис у УВВ |
| 28 | Ucc | 5 В |

Регістр стану виконаний на шести D-тригери і призначений длязберігання інформації про стан мікропроцесора, що надходить по шині даних
DO-D7. Запис в регістр стану здійснюється за сигналом STSTB,хто ходить на початку кожного машинного циклу.

декодуються матриця в залежності від режиму роботи мікропроцесора,зафіксованого в регістрі стану, і вхідних керуючих сигналів HLDA,
WR, DBIN формує сигнал INTA "Підтвердження переривання" або сигналичитання/запису при зверненні до ОЗП чи УВВ.

Малюнок 8 - Інтегральне виконання ІМС КР580ВК38.

Малюнок 9 - Структурна схема ІМС КР580ВК38.

1.1.5 буферний регістр.

Мікросхема КР580ІР82 являє собою 8-розрядний буферний регістр,призначений для введення і виведення інформації з стробування. Вона можеільзоваться як в мікропроцесорних системах, побудованих на мікросхемахсерії КР580, так і в інших обчислювальних системах та пристрояхдискретної автоматики.

Мікросхема КР580ІР83 не містить інвертують виходи. Данамікросхема має вісім тригерів D-типу та вісім вихідних буферів, що маютьна виході стан "Вимкнено". Управління передачею інформаціїздійснюється за допомогою сигналу STB "Строб".

Малюнок 10 - Структурна схема ІМС КР580ІР82.

При надходженні на вхід STB сигналу високого рівня здійснюється нетактіруемая передача інформації від входу DI до виходу DO. При подачі навхід STB сигналу низького рівня мікросхема зберігає інформацію попередньоготакту; при подачі на вхід STB позитивного перепаду імпульсу відбувається
"Замиканні" вхідної інформації. Вихідні буфери мікросхеми КР580ІР82управляються сигналом ОЕ "Дозвіл виходу". При надходженні на вхід ОЕсигналу високого рівня вихідні буфери переводяться в стан
"Вимкнено". Призначення висновків КР580ІР82 наведено в таблиці 5.

Таблиця 5 - Призначення висновків КР580ІР82.
| Номер виведення | Позначення | Призначення |
| 1-8 | DIO-DI7 | Входи регістра |
| 9 | ОЕ | Дозвіл виходу |
| 10 | GND | Загальний |
| 11 | CTD | Строб |
| 19-12 | DOO-D07 | Виходи регістра |
| 20 | Ucc | 5 В |

Електричні параметри Реєстру:

1. Uпіт (напруга харчування) - 5 В

2. Вихідна напруга живлення низького рівня (Uвых низ ур): <

0.45 В

3. Вихідна напруга живлення високого рівня (Uвых вис ур):>
2.4 В

4. tзадер (Час затримки розповсюдження інформаційного сигналуна виході щодо інформаційного сигналу на вході <30 нс

Малюнок 11 - Інтегральне виконання ІМС КР580ІР82.

1.1.6 Оперативне запам'ятовуючий пристрій КР537РУ8.
Мікросхема представляє собою оперативний запам'ятовуючий пристрій ємністю
16К

Висновок

Ус Чт

Введення

Ус зап.

Дешифратор адреси стовпців.

Малюнок 12 - Організація ІМС ОЗУ.

Оперативні ЗУ призначені для зберігання змінної інформації тамають практично однакову швидкодію при зчитуванні і запису. Заспособу зберігання інформації ОЗУ діляться на два основних типи: статичні ідинамічні. Статичні запам'ятовуючі елементи можуть зберігати інформаціюяк завгодно довго, поки подається електроживлення. Динамічні запам'ятовуючіелементи, навпаки, здатні зберігати інформацію тільки нетривалийчас. Тому для зберігання інформації її потрібно періодично оновлювати,або, іншими словами регенерувати. Для обох типів оперативних ЗУіснує безліч різних схем. Їх різноманітність відображає нетільки безліч технологій (ТТЛ, n-МОН, КМОП, ЕСЛ і т.д.) і конструкцій,але ще і різноманітність вимог, що пред'являються до модулів пам'яті вщодо швидкодії,ємності, щільності упаковки елементів і споживаної потужності.

Статичні ЗП з довільною вибіркою (Random Access Memory) будуються на тригерах з безпосередніми зв'язками, які можуть необмежено довго зберігати інформацію під час використанняхарчуванні. Ці ОЗУ дуже прості в експлуатації, мають високу завадостійкістю, не потребують дорогих і складних схем обслуговування, завдяки чому досягається помірна вартість всієї системи пам'яті. При інтегральної реалізації статичних ОЗП використовуються два види запам'ятовуючих матриць: накопичувачі підвищеної швидкодії (час циклу менше 100 нс) без схем дешифрації із середнім ступенем інтеграції в БІС (до 256 біт); накопичувачі середньої швидкодії (час циклу 300-1000 нс) з підвищеною інформаційної ємністю

Малюнок 13 - словникова організація БИС ОЗУ.

від 256 до 16384 біт зі схемами дешіфраціі.Статіческіе ОЗУ в залежностівід принципу побудови накопичувача мають словникову або матричнуорганізацію. При словникової організації ОЗП звернення проводитьсяодночасно до запам'ятовуючим елементів декількох розрядів, відповіднихдеякої частини слова або всього слова. Основними достоїнствами ОЗП зсловникової організацією є простота базової клітинки, і мінімальнечисло шин управління, необхідних для реалізації накопичувача. Важливезначення має також і та обставина, що при словниковоїорганізації матриці БІС у вигляді m однорозрядних слів вдається забезпечитилише потужність розсіювання в режимі запису і зчитування.
Узагальнена структура БІС зі словникової організацією матриці наведена намалюнку 13. Код адреси n-розрядного слова подається на адресний дешифратор,який обирає потрібне слово. Адресний підсилювач збуджуєвідповідну словникову шину і слово, код якого надходить на вхіднірозрядні шини, записується у вибрану її рядок згідно з кодомадреси. Аналогічно, за допомогою розрядних підсилювачів проводиться зчитуваннявибраного слова у вихідний регістр.
При матричній організації БІС можливе звернення до будь-якого ЗЭ накопичувачанезалежно від інших елементів, розташованих на тій же БІС. Мікросхеми зматричної організацією називають також ОЗУ з розрядною організацією або здвукоордінатной вибіркою.
Узагальнена структурна схема ВІС ОЗП з матричної організацією наведенана малюнку 14. Код адреси комірки надходить на адресні дешифратори, яківибирають у накопичувачі потрібний рядок і стовпець. Вибірка комірки відбувається запринципом

збігу сигналів збудження відповідних шин по двох координатах. При матричній організації ОЗП часто використовується метод вибірки стовпця за допомогою селектора даних. Для читання по лініях, відповідним стовпцях, вміст всіх елементів рядка посилається в селектор, який обирає біт одного стовпця відповідно до заданого адресою і видає цей біт на вихідну лінію даних. Спеціальні схеми в запам'ятовуючому елементі здійснюють як домінування

Малюнок 14 - Матрична організація БИС ОЗУ.

надходить ззовні значення, так і збереження цього значення в ЗЭвибраної рядка. При розробці оперативної пам'яті великої ємності (? 16 Кбіт) застосовуєтьсямікросхеми ОЗП динамічного типу, в яких збільшення ємності досягаєтьсяза рахунок зменшення числа елементів і як наслідок зменшення займаноїплощі. Зменшення числа елементів відбувається при використаннідинамічних запам'ятовуючих осередків, в яких інформація зберігається у виглядізаряду відповідних ємностей. Струм витоку назад зміщеного pn переходумає значення не більше 10-10 А, а ємність накопичувального конденсатора НЕперевищує 0,1-0,2 пФ, отже стала часу розряду конденсатораt? 1 мс. Тому для видачі стану низького або високого рівня сигналу навихід БІС необхідно здійснювати періодичне відновлення інформації
(або її регенерацію) з періодом tREF? 1ч2 мс.
Таким чином, головні відмінності динамічних пристроїв пам'яті відстатичних полягають у наступному: відсутній джерело живленнязапам'ятовуючих осередків; необхідні логічні схеми, які забезпечують регенераціюосередків; обрамлення вимагає більш складних схем; максимальна простота схеминакопичувача, для забезпечення мінімально займаної площі; меншаспоживана потужність.
Отже, провівши порівняльний аналіз принципів роботи і основниххарактеристик статичних та динамічних пристроїв пам'яті виберемо ОЗУстатичного типу зі словникової організацією К537РУ8 умовне позначенняякої і найменування висновків показані на малюнку 15.

Дана ІМС містить матрицю запам'ятовуючих елементів 2048 * 8,що представляє собою накопичувач ємністю 16384 біт (16 Кбіт), дешифраториадреси строк (DCK) і стовпців (DCS), блок керування СІ, адресні тавихідні формувачі і розрядні підсилювачі запису-зчитування. Режимроботи встановлюється за допомогою сигналів CS1, CS2, W/R

Параметри мікросхеми:

Організація 2К * 8;

Ucc 5В;

Т циклу 200нс;

Розблок 50пФ;

СТЗ 10пФ;

Тип корпусу 239.24-2;

Таблиця 6 - Істинність мікросхеми KP537PУ8.
| | | | | |
| CS1vCS2 | WR/RD | А0 ... А10 | DIO0 ... DIO7 | Режим роботи |
| 1 | Х | X | Z | Зберігання |
| 0 | 0 | А | D0 ... D7 | Запис |
| 0 | 1 | А | D0 ... D7 | Зчитування |

Малюнок 15 - Інтегральне виконання ІМС КР537РУ8.

1.1.7 Постійне програмований пристрій, що запам'ятовує КР556РТ17.

В даний час розроблені і випускаються ПЗУ декількох типів:

- ПЗУ масочний типу;

- програмовані ПЗУ;

- електрично програмувальні ПЗУ;

- електрично програмовані ПЗП з ультрафіолетовим стиранням.

масочний ПЗУ - мікросхеми, в яких інформація записується привиготовленні з фіксованим малюнком межз'єднань, визначеним маскою
(шаблоном). У ПЗУ запам'ятовуючі елементи об'єднані в двухкоординатніматрицю, утворену при перетині сукупності вхідних (чисел) івихідних (розрядів) інформаційних шин. У місцях перетинів шин можуть бутивключені діоди, біполярні транзистори і МОП-транзистори. Найбільшепоширення набули ПЗУ на МОП-транзисторах зважаючи технологічноїпростоти і пов'язаною з цим можливістю одержання високого ступеняінтеграції, а також малої споживаної потужністю. Запис інформації вмасочний ПЗУ проводиться за допомогою змінного замовленого фотошаблони.
Документом, що визначає збережену у накопичувачі інформацію, є картазамовлення на дану мікросхему. Виготовлення маски досить дорого, але здопомогою однієї маски можна запрограмувати будь-яке число модулів пам'яті.
Отже, масочний ПЗУ рентабельні при великосерійному виробництві.

Постійні запам'ятовуючі пристрої, що допускають одноразовепрограмування у замовника - це мікросхеми, в яких стан осередківможна задати вже після виготовлення пристрою (створивши або зруйнувавшиперемички). Найбільшого поширення набули перемички у вигляді плавкихвставок (наприклад з ніхрому або полікремнія), які можна вибірковоперепалити, за допомогою зовнішнього джерела струму. Накопичувач ППЗУ представляєсобою матрицю на біполярних транзисторах з плавкими перемичками,включеними послідовно з емітером транзисторів, тобто функціональнасхема БІС ППЗУ аналогічна схемі масочний ПЗУ.

Програмування БІС ППЗУ різних серій здійснюється на спеціальнихпристроях-програматор. У табл.1 наведені деякі типи вітчизнянихпрограматорів

Постійні запам'ятовуючі пристрої, що допускають багаторазовепрограмування та зберігають інформацію при відключенні живлення (Errasеble-
Programmable-Read-Only-Memory - стирається програмувальна пам'ять тільки ззчитуванням) - мікросхеми, які використовують елементи комутації, які можнавстановлювати в одне (замкнуте) стан вибірково, а в інший
(розімкнутого) - колективно. Програмування таких ПЗУ зводиться спочатку доколективної установці всіх перемичок в один стан, що рівносильностирання раніше записаної інформації і подальшої почергової установкипотрібних перемичок в інший стан.

Електрично програмовані ПЗП характеризуються поєднаннямпозитивних якостей ПЗУ - енергонезалежним збереженням інформації тависокою питомою щільністю її записи з можливою зміною багаторазовоїінформації, як в ОЗУ.

Мікросхеми з стиранням ультрафіолетом представляють собою РПЗУ наоснові лавинно-інжекційних МОП-транзисторів з плаваючим затвором, вяких запис інформації здійснюється електричним способом, а длястирання інформації потрібно опромінення ультрафіолетовим випромінюванням.

Ми для свого мікропроцесорного комплекту виберемо найбільш простийтип ПЗУ це програмований постійний запам'ятовуючий пристрій КР556РТ17ємністю 4 кбіт (512 х 8) з трьома станами на виході;

Таблиця 7 - Види програматорів і їхні можливості.

Малюнок 16 - Інтегральне виконання ІМС КР556РТ17. < p >-----------------------< br>

?