2Содержаніе
Вступ 2
Два кристала в одному корпусі 3
Pentium як точка відліку 4
Основна проблема на шляху підвищення продуктивності 5
Рішення прийняте в P6 6
Архітектура P6 7
1. Пристрій вибірки/декодування 7
2. Пристрій диспетчеризація/виконання 8
3. Пристрій відкату 9
4. Інтерфейс шини 10
5. Висновок 11
P6 як платформа для побудови потужних серверів 12
Системи на основі P6 13
Наступне покоління процесорів 14
Висновок 17
Програми 18
Література 22
.
. 2 -
ш1.1
2Вступленіе
Всі IBM-сумісні персональні комп'ютери укомплектовані Intel -сумісними процесорами. Історія розвитку мікропроцеси-рів сімейства
Intel коротенько така. Перший універсальний мікро-процесор фірми Intelз'явився в 1970 р. Він називався Intel 4004, був чотирирозрядний і мавможливість введення/виводу і обробки четирехбітних слів. Швидкодія йогостановило 8000 операцій в секунду. Мікропроцесор Intel 4004 буврозрахований на застосування в програмованих калькуляторах з пам'яттю розміромв 4 Кбайт.
Через три роки фірма Intel випустила процесор 8080, який
міг виконувати вже 16-бітові арифметичні операції, мав 1б-раз-
рядну адресну шину і, отже, міг адресувати до 64 Кбайт
пам'яті (2 516 0 = 65536). 1978 ознаменувався випуском процесора
8086 з розміром слова в 16 біт (два байти), 20-розрядної шиною і
міг оперувати вже з 1 Мбайт пам'яті (2 520 0 = 1048576, або 1024
Кбайт), поділеної на блоки (сегменти) за 64 Кбайт кожен. Про-
цессора 8086 комплектувалися комп'ютери, сумісні з IBM PC і
IBM PC/XT. Наступним великим кроком у розробці нових мікропро-
цессора став що з'явився в 1982 році процесор 8028б. Він володів
24-розрядної адресної шиною, міг розпоряджатися 16 мегабайтами ад-
РЕКН простору і ставився на комп'ютери, сумісні з IBM
PC/AT. У жовтні 1985 року був випущений 80386DX з 32 - розрядної
шиною адреси (максимальний адресний простір - 4 Гбайт), а в
червні 1988 року - 80386SX, дешевший в порівнянні з 80386DX і
що володів 24-розрядної адресної шиною. Потім у квітні 1989 року
з'являється мікропроцесор 80486DX, а в травні 1993 - перший варіант
процесора Pentium (обидва з 32-розрядної шиною адреси).
В травні 1995 року в Москві на міжнародній виставці Комтек-95
фірма Intel представила новий процесор - P6.
Однією з найважливіших цілей, поставлених при розробці P6,
було подвоєння продуктивності в порівнянні з процесором Pen-
tium. При цьому виробництво перших версій P6 буде здійснюватися
по вже налагодженій «Intel» і що використовується при виробництві останнім
них версій Pentium напівпровідникової технології (О, 6 мкм, З, З В) .
Використання того ж самого процесу виробництва дає гарантію
того, що масове виробництво P6 буде налагоджено без серйозних
проблем. Разом з тим це означає, що подвоєння виробник-
ності досягається тільки за рахунок всебічного поліпшення мікроар-
хітектури процесора. При розробці мікроархітектури P6 викорис-
тися ретельно продумана і налаштована комбінація різних
архітектурних методів. Частина з них була раніше випробувана в про-
цессора «великих» комп'ютерів, частина запропонована академічними
інститутами, що залишилися розроблені інженерами фірми «Intel». Ця
унікальна комбінація архітектурних особливостей, яку в «In-
tel» визначають словами «динамічне виконання», дозволила пер-
вим кристалам P6 перевершити спочатку планувався рівень
продуктивності.
При порівнянні з альтернативними «Intel» процесорами семейс -тва х86 з'ясовується, що мікроархітектура Р6 має багато спільного змікроархітектури процесорів Nx586 фірми NexGen і K5 фірми AMD,і, хоча й у меншій мірі, з M1 фірми «Cyrix». Ця спільність
. 3 -
пояснюється тим, що інженери чотирьох компаній вирішували одне й те
ж завдання: впровадження елементів RISC-технології при збереженні
сумісності з CISC-архітектурою Intel х86.
2Два кристала в одному корпусі
Головна перевага і унікальна особливість Р6 - розміщений-ва в одномукорпусі з процесором вторинна статична кеш-па-м'яти розміром 256 кб,з'єднана з процесором спеціально виокрем-ленній шиною. Така конструкціяповинна суттєво спростити про-ектировании систем на базі Р6. Р6 --перший призначений для масового виробництва мікропроцесор,що містить два чіпи в од-ному корпусі.
Кристал ЦПУ в Р6 містить 5,5 мільйонів транзисторів; крис-
Талл кеш-пам'яті другого рівня - 15,5 мільйонів. Для порівняння,
остання модель Pentium включала близько 3,3 мільйона транзісто-
рів, а кеш-пам'яті другого рівня реалізовувалася за допомогою зовн-
нього набору кристалів пам'яті.
Така велика кількість транзисторів в кеші пояснюється його ста-
тичної природою. Статична пам'ять в P6 використовує шість тран-
зісторов для запам'ятовування одного біта, у той час як динамічної
пам'яті було б достатньо одного транзистора на біт. Статична
пам'ять швидше, але дорожче.
Хоча число транзисторів на кристалі з вторинним кешем втричі
більше, ніж на кристалі процесора, фізичні розміри кеша
менше: 202 квадратних міліметра проти 306 у процесора. Обидва
кристала разом укладені в керамічний корпус з 387 контактами
( "dual cavity pin-drid array"). Обидва кристала виробляються з при-
трансформаційних змін однією і тією ж технологією (0,6 мкм, 4 - шарова ме-
Таль-БіКМОП, 2,9 В). Передбачуване максимальне споживання
енергії: 20 Вт при частоті 133 МГц.
Перша причина об'єднання процесора і вторинного кеша в
одному корпусі - полегшення проектування та виробництва високоп -
роізводітельних систем на базі Р6. Продуктивність обчислювальному
котельної системи, побудованої на швидкому процесорі, дуже сильно
залежить від точної настройки мікросхем оточення процесора, в
зокрема вторинного кеша. Далеко не всі фірми-виробники
комп'ютерів можуть дозволити собі відповідні дослідження. В
Р6 вторинний кеш вже налаштований на процесор оптимальним чином,
що полегшує проектування материнської плати.
Друга причина об'єднання - підвищення продуктивності. < p> КЗШ другого рівня пов'язаний з процесором спеціально виділеній ши-
ної шириною 64 біта і працює на тій же тактовою частотою, що і
процесор.
Перші процесори Рentium з тактовою частотою 60 і 66 МГцзверталися до вторинного кешу по 64-розрядної шини з тієї ж такт -вої частотою. Однак зі зростанням тактової частоти Pentium для проек -тіровщіков стало дуже складно і дорого підтримувати таку годину -тоту на материнській платі. Тому стали застосовуватися дільникичастоти. Наприклад, у 100 МГц Pentium зовнішня шина працює начастоті 66 МГц (у 90 МГц Pentium - відповідно 60 МГц). Penti -um використовує цю шину як для звернень до вторинного кешу, так і
. 4 -
для звернення до основної пам'яті та інших пристроїв, наприклад, до
набору чіпів PCI.
Використання спеціально виділеній шини для доступу до дру-
ричного кешу покращує продуктивність обчислювальної системи.
По-перше, при цьому досягається повна синхронізація швидкостей
процесора і шини, по-друге, виключається конкуренція з іншими
операціями вводу-виводу і пов'язані з цим затримки. Шина кеша
другого рівня повністю відділена від зовнішньої шини, через яку
відбувається доступ до пам'яті і зовнішніх пристроїв. 64-бітова
зовнішня шина може працювати зі швидкістю, яка дорівнює половині, однією
третього або однієї четвертої від швидкості процесора, при цьому шина
вторинного кеша працює незалежно на повній швидкості.
Об'єднання процесора і вторинного кеша в одному корпусі і
їх зв'язок через виділену шину є кроком у напрямку до
методів підвищення продуктивності, використовуваним в найбільш
потужних RISC-процесорах. Так, в процесорі Alpha 21164 фірми «Di-
gital» кеш другого рівня розміром 96 кб розміщений в ядрі процес-
сміття, як і первинний кеш. Це забезпечує дуже високу вироби,
водітельность кеша за рахунок збільшення кількості транзисторів на крис-
Талль до 9,3 мільйона. Продуктивність Alpha 21164 становить
330 SPECint92 при тактовій частоті 300 МГц. Продуктивність Р6
нижче (за оцінками «Intel» - 200 SPECint92 при тактовою частотою 133
МГц), однак Р6 забезпечує найкраще співвідношення стоімость/проіз-
водітельность для свого потенційного ринку.
При оцінці співвідношення вартість/продуктивність слід
враховувати, що, хоча Р6 може виявитися дорожче своїх конкурентів,
більша частина інших процесорів повинна бути оточена додаткового-
тільних набором чипів пам'яті і контролером кеша. Крім того, для
досягнення порівнянної продуктивності роботи з кешом, інші
процесори повинні будуть використовувати кеш більшого, ніж 256 кб
розміру. < p> «Intel», як правило, пропонує численні варіації
своїх процесорів. Це робиться з метою задовольнити розмаїтості-
вим вимогам проектувальників систем і залишити менше простий-
ранства для моделей конкурентів. Тому можна припустити, що
незабаром після початку випуску Р6 з'являться як модифікації з відвели-
ченним об'ємом вторинної кеш-пам'яті, так і більш дешеві модиф-
каціі із зовнішнім розташуванням вторинного кеша, але при збереженої
виділеної шині між вторинним кешом і процесором.
2Pentium як точка відліку
Процесор Pentium зі своєю конвеєрної і суперскалярної ар-хітектуройдосяг вражаючого рівня продуктивності.
Pentium містить два 5-стадійний конвеєра, які можуть
працювати паралельно і виконувати дві цілочисельні команди за ма-
шинний такт. При цьому паралельно може виконуватися тільки пара
команд, що слідують у програмі один за одним і задовольняють
певними правилами, наприклад, відсутність реєстрових залежність
мосту типу « запис після читання ».
У P6 для збільшення пропускної здатності здійснено пере-
хід до одного 12-стадійним конвеєру. Збільшення числа стадій
. 5 -
призводить до зменшення виконуваної на кожній стадії роботи і, як
наслідок, до зменшення часу перебування команди на кожній ста-
дии на 33 відсотка в порівнянні з Pentium. Це означає, що ви-
користування при виробництві P6 тією ж технологією, що і при про-
ізводстве 100 МГц Pentium, призведе до отримання P6 з тактовою
частотою 133 МГц.
Можливості суперскалярної архітектури Pentium, з її спосіб-
ністю до виконання двох команд за такт, було б важко перевершити
без абсолютно нового підходу. Застосований в P6 новий підхід уст-
ранячи жорстку залежність між традиційними фазами «вибірки» і
«виконання», коли послідовність проходження команд через
ці дві фази відповідає послідовності команд у програмі.
Новий підхід пов'язаний з використанням так званого пулу команд
і з новими ефективними методами передбачення майбутньої поведінки
програми. При цьому традиційна фаза «виконання» замінюється на
дві: «диспетчеризація/виконання» і «відкат». В результаті команди
можуть починати виконуватися в довільному порядку, але завершують
своє виконання завжди відповідно до їх вихідним порядком у
програмі. Ядро P6 реалізовано як три незалежних пристрої,
взаємодіючих через пул команд (рис. 1).
2Основная проблема на шляху підвищення
2проізводітельності < p> Рішення про організацію P6 як трьох незалежних і взаємодією-твующіх черезпул команд пристроїв було прийнято після ретельного аналізу факторів,обмежують продуктивність сучасних мікропроцесорів.
Фундаментальний факт, справедливий для Pentium і багатьох інших процесорів, полягає в тому, що при виконанні реальних програм потужністьпроцесора не використовується повною мірою. Розглянемо як прикладнаступний фрагмент програми, записаний на певному умовному мовою:
r1
