План:

1. Введення
2. Процесори з архітектурою 80x86 і Pentium, Pentium II, Pentium III
3. Особливості архітектури POWER компанії IBM і PowerPC компаній Motorola, Apple та IBM.
4. Процесори сімейства R4000 архітектури MIPS компанії MIPS Technology
5. Процесори з архітектурою SPARC компанії Sun Microsystems
6. Процесори з архітектурою PA-RISC компанії Hewlett-Packard,
7. Список літератури.

1. Введення.

Отже, у даній контрольній роботі необхідно висвітлити наступне запитання.

Сучасні мікропроцесори

1. Процесори з архітектурою 80x86 і Pentium, Pentium II, Pentium III
2. Особливості архітектури Alpha компанії DEC
3. Особливості архітектури POWER компанії IBM і PowerPC компаній Motorola, Apple та IBM.

Однак, висвітлюючи це питання, не можна обійти увагою:

- Процесори сімейства R4000 архітектури MIPS компанії MIPS

Technology

- Процесори з архітектурою SPARC компанії Sun Microsystems

- Процесори з архітектурою PA-RISC компанії Hewlett-Packard, хоча в даній роботі ці процессире докладно розглядатися не будуть.

У даній роботі буде надана аналітична інформація зпроцесорам зазначених архітектур.

Дана робота не претендує на абсолютність поглядів і думок.

2. Процесори з архітектурою 80x86 і Pentium, Pentium II, Pentium III.

Отже, спочатку трохи історії: архітектура Intel 8086 - 1978р.

У 1978 році була анонсована архітектура Intel 8086 цілком сумісневгору розширення в той час успішного 8-біт мікропроцесора 8080. 8086представляє собою 16-бітову архітектуру з усіма внутрішніми регістрами,мають 16-бітову розрядність. Мікропроцесор 8080 був просто побудований набазі накопичується суматора (акумулятора), але архітектура 8086 буларозширена додатковими регістрами. Оскільки майже кожен регістр в ційархітектурі має певне призначення, 8086 за класифікацією частковоможна віднести до машин з накопичують суматора, а частково - до машинз регістрами загального призначення, і його можна назвати розширеної машиною знакопичують суматори. Мікропроцесор 8086 (точніше його версія 8088 з 8 --бітової зовнішньої шиною) став основою завоювала надалі весь світсерії комп'ютерів IBM PC, що працюють під управлінням операційної системи
MS-DOS.

У 1980 році був анонсований співпроцесор плаваючою точки 8087. Цяархітектура розширила 8086 майже на 60 команд плаваючою точки. Їїархітектори відмовилися від розширених накопичують суматори для того,щоб створити якийсь гібрид стеків і регістрів, по суті розширену стековіархітектуру. Повний набір стекові команд доповнений обмеженим наборомкоманд типу регістр-пам'ять.

У 1982 році був анонсований мікропроцесор 80286, який ще далірозширив архітектуру 8086. Була створена складна модель розподілу ізахисту пам'яті, розширено адресний простір до 24 розрядів, а такождодано невелика кількість додаткових команд. Оскільки дуже важливо булозабезпечити виконання без змін програм, розроблених для 8086, в
80286 був передбачений режим реальних адрес, що дозволяє машині виглядатимайже як 8086. У 1984 році компанія IBM оголосила про використання цьогопроцесора у своїй новій серії персональних комп'ютерів IBM PC/AT.

У 1987 році з'явився мікропроцесор 80386, який розширивархітектуру 80286 до 32 біт. На додаток до 32-бітової архітектурі з 32 --бітовими регістрами і 32-бітовим адресним простором, в мікропроцесорі
80386 з'явилися нові режими адресації і додаткові операції. Всі цірозширення перетворили 80386 в машину, за ідеологією близьку до машин зрегістрами загального призначення. На додаток до механізмів сегментації пам'яті,в мікропроцесор 80386 була додана також підтримка сторінковоїорганізації пам'яті. Також як і 80286, 80386 мікропроцесор має режимвиконання програм, написаних для 8086. Хоча в той час базовоїопераційною системою для цих мікропроцесорів залишалася MS-DOS, 32 --розрядна архітектура і сторінкова організація пам'яті послужили основою дляперенесення на цю платформу операційної системи UNIX. Слід нагадати,
Віктор Владиленович, що для процесора 80286 була створена операційнасистема XENIX, а UNIX на 286 НЕ юзалі (по-крайней мере «на моїй пам'яті »).

Ця історія ілюструє ефект, викликаний необхідністю забезпеченнясумісності з 80x86, оскільки існувала база програмногозабезпечення на кожному кроці була дуже важливою. На щастя, наступніпроцесори (80486 у 1989 та Pentium у 1993 році) були націлені на збільшенняпродуктивності і додали до видимого користувачем набору команд тількитри нові команди, що полегшують організацію багатопроцесорної роботи. Що бскільки говорилося про незручності архітектури 80x86, слід мати на увазі, щовона переважає у світі персональних комп'ютерів. Майже 80% встановленихмалих систем базуються саме на цій архітектурі. Спори щодопереваг CISC і RISC архітектур поступово стихають, оскількисучасні мікропроцесори намагаються увібрати в себе найкращі властивостіобох підходів. Вже давно застаріле, але тим не менш активно використовується,сімейство процесорів i486 (468SX, 486DX, 486DX2 і 486DX4), в якомузбереглися система команд і методи адресації процесора i386, вже маєдеякі властивості RISC-мікропроцесорів. Наприклад, найбільшвживані команди виконуються за один такт. Компанія Intel для оцінкипродуктивності своїх процесорів ввела в вживання спеціальнухарактеристику, яка називається рейтингом iCOMP. Компанія сподівалася, щоця характеристика стане стандартної тестової оцінкою і буде застосовуватисяіншими виробниками мікропроцесорів, проте останні зі зрозумілоюобережністю поставилися до системи вимірювань продуктивності, введеноїкомпанією Intel, і не без підстав.

Якщо порівнювати i486SX-25 і Pentium-133, то їх продуктивність,відповідно до рейтингу iCOMP співвідноситься як 1:12. Що, само собою, говорило протому що підвищення продуктивності досягнуто не підвищенням тактовоїчастот роботи процесора і «косметичним облизування» ядра. Так чтрозберемо їх трохи докладніше.

Процесори i486SX і i486DX - це 32-бітові процесори з внутрішньоїкеш-па-мятью ємністю 8 Кбайт і 32-бітової шиною даних. Основна відмінністьміж ними полягає в тому, що в процесорі i486SX відсутнійінтегрований співпроцесор плаваючою точки. Тому він має меншу цінуі застосовується в системах, для яких не дуже важлива продуктивність приобробці дійсних чисел. Для цих систем звичайно можливе розширення здопомогою зовнішнього співпроцесора i487SX. Процесори Intel OverDrive і i486DX2практично ідентичні. Однак кристал OverDrive має корпус, якийможе встановлюватися в гніздо розширення співпроцесора i487SX, що застосовуєтьсяв ПК на базі i486SX. У процесорах OverDrive і i486DX2 застосовуєтьсятехнологія подвоєння внутрішньої тактової частоти, що дозволяє збільшитипродуктивність процесора майже на 70%. Процесор i486DX4/100використовує технологію потроєння тактової частоти. Він працює з внутрішньоютактовою частотою 99 МГц, тоді як зовнішня тактова частота (частота,на якій працює зовнішня шина) складає 33 МГц. Цей процесорпрактично забезпечує рівні можливості з машинами класу 60 МГц
Pentium, будучи їх повноцінної та доступними за ціною альтернативою.

, що з'явився в 1993 році процесор Pentium ознаменував собою новийетап у розвитку архітектури x86, пов'язаний з адаптацією багатьох властивостейпроцесорів з архітектурою RISC. Він виготовлений за смішною за нинішнімичаси 0.8 мікронній БіКМОП технології і містить 3.1 мільйонатранзисторів. Первісна реалізація була розрахована на роботу зтактовою частотою 60 і 66 МГц. В даний час є процесори
Pentium, що працюють з тактовою частотою 75, 90, 100, 120, 133, 150, 200,
233 МГц. Процесор Pentium у порівнянні зі своїми попередникамимає цілу низку поліпшених характеристик. Головними його особливостямиє:двохпотокові суперскалярна організація, що допускає паралельневиконання пари простих команд;наявність двох незалежних двохканальних множественно-асоціативних кешей длякоманд і для даних, що забезпечують вибірку даних для двох операцій вкожному такті;динамічне прогнозування переходів;конвеєрна організація пристрої плаваючою точки з 8 ступенями;двійкова сумісність з існуючими процесорами сімейства 80x86.

Блок-схема процесора Pentium представлена на малюнку 1. Перш за всенова мікроархітектура цього процесора базується на ідеї суперскалярноїобробки (правда з деякими обмеженнями). Основні командирозподіляються по двох незалежних виконавчим пристроям (конвеєрам Uі V). Конвеєр U може виконувати будь-які команди сімейства x86, включаючицілочисельні команди і команди з плаваючою точкою. Конвеєр V призначенийдля виконання простих цілочисельних команд і деяких команд з плаваючоюточкою. Команди можуть направлятися в кожне з цих пристроїв одночасно,причому при видачі пристроєм керування в одному такті пари команд більшескладна команда надходить у конвеєр U, а менш складна - в конвеєр V.
Така попарно видача команд можлива правда тільки для обмеженогопідмножини цілочисельних команд. Команди арифметики з плаваючою точкою неможуть запускатися в парі з цілочисельними командами. Одночасна видачадвох команд можлива лише за відсутності залежностей по регістрах. Призупинці команди з будь-якої причини в одному конвеєрі, як правилозупиняється і другий конвеєр, після чого комп'ютер радісно повисає.

Рис.1.

Решта пристрою процесора призначені для постачанняконвеєрів необхідними командами і даними. На відміну від процесорів i486в процесорі Pentium використовується роздільна кеш-пам'ять команд та данихємністю по 8 Кбайт, що забезпечує незалежність звернень. За один тактз кожної кеш-пам'яті можуть зчитуватися два слова. При цьому кеш-пам'ятьданих побудована на принципах дворазового розшарування, що забезпечуєодночасне зчитування двох слів, що належать одному рядку кеш-пам'яті.
Кеш-пам'ять команд зберігає відразу три копії тегів, що дозволяє в одному тактізчитувати два командних слова, які належать або одному рядку, абосуміжних рядках для забезпечення попарно видачі команд, при цьому третійкопія тегів використовується для організації протоколу спостереження закогерентністю стану кеш-пам'яті. Для підвищення ефективностіперезавантаження кеш-пам'яті в процесорі застосовується 64-бітова зовнішня шинаданих

У процесорі ВЖЕ передбачений механізм динамічного прогнозуваннянапрямки переходів. З цією метою на кристалі розміщена невелика кеш -пам'ять, яка називається буфером цільових адрес переходів (BTB), і дванезалежні пари буферів попередньої вибірки команд (по два 32-бітовихбуфера на кожен конвеєр). Буфер цільових адрес переходів зберігає адресикоманд, які перебувають у буферах попередньої вибірки. Робота буферівпопередньої вибірки організована таким чином, що в кожен моментчасу здійснюється вибірка команд тільки в один з буферіввідповідної пари. При виявленні в потоці команд операції переходуобчислений адреса переходу порівнюється з адресами, що зберігаються в буфері
BTB. У разі збігу передбачається, що перехід буде виконано, ідозволяється робота іншого буфера попередньої вибірки, який починаєвидавати команди для виконання у відповідний конвеєр. Принеспівпаданні вважається, що перехід виконуватися не буде і буферпопередньої вибірки не переходить, продовжуючи звичайний порядок видачікоманд. Це дозволяє уникнути простоїв конвеєрів при правильному прогнозінапрями переходу. Остаточне рішення про направлення переходуприродно приймається на підставі аналізу коду умови. При неправильнозробленому прогнозі вміст конвеєрів анулюється і видача командпочинається з необхідного адреси. Неправильний прогноз призводить доприпинення роботи конвеєрів на 3-4 такту. Слід зазначити, щозросла продуктивність процесора Pentium вимагала і відповідноїорганізації системи на його основі. Компанія Intel розробила і постачаєвсі необхідні для цього набори мікросхем. Перш за все для узгодженняшвидкості з динамічним основною пам'яттю необхідна кеш-пам'ять другогорівня. Контролер кеш-пам'яті 82496 і мікросхеми статичної пам'яті 82491забезпечують побудову такої кеш-пам'яті об'ємом 256 Кбайт і роботупроцесора без тактів очікування. Для ефективної організації систем Intelрозробила стандарт на високопродуктивну локальну шину PCI.
Випускаються набори мікросхем для побудови потужних комп'ютерів на їїоснові.

Наступним процесором, які продовжують ліію Pentium, був випущений P6 або
PentiumPro. Він працює з тактовою частотою 150: 166: 180 і 200 МГц.
PentiumPro забезпечує повну сумісність з процесорами попередніхпоколінь. Він призначений головним чином для підтримкивисокопродуктивних 32-бітових обчислень в області САПР, тривимірноїграфіки та мультимедіа: а також широкого кола комерційних додатків базданих. За результатами випробувань на тестах SPEC (8.58 SPECint95 і 6.48
SPECfp95) процесор PentiumPro по продуктивності цілочисельних операційв поточний момент часу вийшов на третє місце у світовій класифікації,поступаючись тільки 180 МГц HP PA-8000 і 400 МГц DEC Alpha (рис.2.). Длядосягнення такої продуктивності необхідне використання технічнихрішень, широко застосовуються при побудові RISC-процесорів:

Рис.2.виконання команд не в запропонованої програмою послідовності, щоусуває в багатьох випадках призупинення конвеєрів через очікуванняоперандів операцій;використання методики перейменування регістрів, що дозволяє збільшуватиефективний розмір реєстрового файлу (мала кількість регістрів - одне зсамих вузьких місць архітектури x86);розширення суперскалярні можливостей по відношенню до процесора Pentium, вякому забезпечується одночасна видача тільки двох команд з доситьжорсткими обмеженнями на їх комбінації.

Крім того, в боротьбу за нове покоління процесорів x86 включилисякомпанії, які раніше займалися виготовленням Intel-сумісних процесорів.
Це компанії Advanced Micro Devices (AMD), Cyrix Corp і NexGen. З точкизору мікроархітектури найбільш близький до Pentium процесор М1 компанії
Cyrix, який повинен з'явитися на ринку найближчим часом. Також як і
Pentium він має два конвеєра і може виконувати до двох команд в одномутакті. Проте в процесорі М1 число випадків, коли операції можутьвиконуватися попарно, значно збільшено. Крім того в ньому застосовуєтьсяметодика обходів і прискорення пересилання даних, що дозволяє усунутиприпинення конвеєрів в багатьох ситуаціях, з якими не справляється
Pentium. Процесор містить 32 фізичних регістра (замість 8 логічних,передбачених архітектурою x86) і застосовує методику перейменуваннярегістрів для усунення залежностей за даними. Як і Pentium, процесор
M1 для прогнозування напрямку переходу використовує буфер цільовихадрес переходу ємністю 256 елементів, але крім того підтримуєспеціальний стек повернень, що відслідковує виклики процедур і наступніповернення.

Процесори К5 компанії AMD і Nx586 компанії NexGen використовують в кореніінший підхід. Основа їх процесорів - дуже швидке RISC-ядро, що виконуєвисокорегулярние операції в суперскалярної режимі. Внутрішні форматикоманд (ROP у компанії AMD і RISC86 у компанії NexGen) відповідаютьтрадиційним системам команд RISC-процесорів. Всі команди мають однаковудовжину і кодуються в регулярному форматі. Звернення до пам'яті виконуютьсяспеціальними командами завантаження і запису. Як відомо, архітектура x86має дуже складну для декодування систему команд. У процесорах K5 і
Nx586 здійснюється апаратна трансляція команд x86 в команди внутрішньогоформату, що дає кращі умови для розпаралелювання обчислень. Упроцесорі К5 є 40, а в процесорі Nx586 22 фізичних регістра,які реалізують методику перейменування. У процесорі К5 інформація,необхідна для прогнозування напрямку переходу, записується прямо вкеш команд і зберігається разом з кожним рядком кеш-пам'яті. У процесорі
Nx586 для цих цілей використовується кеш-пам'ять адрес переходів на 96елементів.

Таким чином, компанія Intel не володіє монополією на методиконструювання високопродуктивних процесорів x86. Слід зазначити,що сама компанія Intel уклала стратегічну угоду з компанією
Hewlett-Packard на розробку наступного покоління мікропроцесорів, вяких архітектура x86 буде поєднуватися з архітектурою дуже довгогокомандного слова (VLIW-архітектурою.

А тепер ми плавненько перейдемо на Pentium II.

Для компаній Intel і Hewlett-Packard не існувало "проблеми 2000року "- для них це був рік алевих можливостей. Наприкінці 1999 року Intelпредставила Merced - перший процесор, побудований з використаннямархітектури нового покоління, спільно розробленої двома компаніями.
Хоча ця 64-розрядна архітектура грунтується на багаторічних дослідженнях
Intel, HP, інших компаній і університетів, вона радикально відрізняється відза все, що було представлено на ринку до неї.

Ця архітектура, відома під назвою Intel Architecture-64 (IA-
64), повністю "порвала з минулим". IA-64 не є як 64-розряднихрозширенням 32-розрядної архітектури х86 компанії Intel, так і переробкою
64-розрядної архітектури PA-RISC компанії HP. IA-64 являє собоющось абсолютно нове - передову архітектуру, що використовує довгі словакоманд (long instruction words - LIW), предикати команд (instructionpredication), усунення розгалужень (branch elimination), попереднюзавантаження даних (speculative loading) й інші хитрощі для того, щоб
"отримати більше паралелізму" з коду програм.

З приводу сумісності, варто помітити, що але в Merced на самомусправі існує два режими декодування команд VLIW і старий CISC. Тобтопрограми перемикаються в необхідний режим виконання. В архітектурі х86були доданий ряд команд для переходу в новий режим, а також для передачіданих. У IA-64 такі команди є з самого початку. Перед тим, як заглибитися втехнічні деталі, спробуємо зрозуміти, чому Intel і HP ризикнули піти натакі кардинальні зміни. Причина зводиться до наступного: вони вважають,що як CISC, так і RISC-архітектури вичерпали себе.

Невеликий екскурс в минуле. Архітектура х86 компанії Intel - CISCархітектура, що з'явилася в 1978 році. У ті часи процесори представлялисобою скалярні пристрої (тобто могли в кожний момент часу виконуватитільки одну команду), при цьому конвеєрів практично не було. Процесоримістили десятки тисяч транзисторів.

PA-RISC компанії HP була розроблена в 1986 році, коли технологіясуперскалярні (з можливістю виконання кількох команд одночасно)конвеєрів тільки почала розвиватися. Процесори містили сотні тисячтранзисторів. Наприкінці 90-х найбільш досконалі процесори містилимільйони транзисторів. До моменту початку випуску Merced компанія Intelперейшла на 0.18-мікронну технологію замість нинішньої 0.25-мікронній. Вжеперші чіпи архітектури IA-64 містили десятки мільйонів транзисторів.

Проблему ускладнює ще той факт, що мікросхеми пам'яті не встигають затактовою частотою процесорів. Коли Intel розробила архітектуру х86,процесор міг отримувати дані з пам'яті з такою ж швидкістю, з якою вінїх обробляв. Сьогодні процесор витрачає сотні тактів на очікування завантаженняданих з пам'яті, навіть незважаючи на наявність великої і швидкої кеш-пам'яті.
Команди у форматі IA-64 упаковані по три в 128-бітний пакет для якнайшвидшоїобробки. Зазвичай це називають "LIW encoding". (Російська аналог підібратискладно. Найбільш адекватно, на мій погляд, перекласти як "кодування вдовгі слова команд ".) Однак компанія Intel уникає такої назви,заявляючи, що з ним пов'язані "негативні асоціації" (negative connotation).
З тієї ж причини Intel не любить називати самі команди RISC-подібними (RISC -like), навіть незважаючи на те, що вони мають фіксовану довжину іімовірно оптимізовані для виконання за один такт в ядрі, неякий потребує мікрокоду. Intel вважає за краще називати свою нову LIW -технологію Explicitly Parallel Instruction Computing або EPIC (Обчислення з
Явної Паралельність Інструкцій, де "явну" означае явно зазначеної притрансляції). У будь-якому випадку формат команд IA-64 не має нічого спільного зх86. Команди х86 можуть мати довжину від 8 до 108 біт, і процесор повиненпослідовно декодувати кожну команду після визначення її кордонів.
Кожен 128-бітний пакет містить шаблон (template) довжиною в кілька біт,поміщається в нього компілятором, який вказує процесору, які зкоманд можуть виконуватися паралельно. Тепер процесору не потрібно будеаналізувати потік команд в процесі виконання для виявлення "прихованогопаралелізму ". Замість цього наявність паралелізму визначає компілятор ірозміщує інформацію в код програми. Кожна команда (як для цілочисельнихобчислень, так і для обчислень з плаваючою точкою) містить три 7-бітовихполя регістра загального призначення (РОН). З цього випливає, що процесориархітектури IA-64 містять 128 цілочисельних РОН і 128 регістрів дляобчислень з плаваючою точкою. Всі вони доступні програмісту і єрегістрами з довільним доступом (programmer-visible random-accessregisters). У порівнянні з процесорами х86, у яких всього вісімцілочисельних РОН і стек глибини 8 для обчислень з плаваючою точкою, IA-64набагато "ширше" і, відповідно, буде набагато рідше простоювати через
"недостачі регістрів".
Компілятори для IA-64 будуть використовувати технологію "зазначених команд"
(predication) для усунення втрат продуктивності через неправильнопередбачених переходів і необхідності пропуску ділянок коду післярозгалужень. Коли процесор зустрічає "відзначене" розгалуження в процесівиконання програми, він починає одночасно виконувати всі гілки. Післятого, як буде визначено "справжня" гілку, процесор зберігаєнеобхідні результати і скидає інші.
Компілятори для IA-64 будуть також переглядати вихідний код з метою пошукукоманд, що використовують дані з пам'яті. Знайшовши таку команду, вони будутьдодавати пару команд - команду попереднього завантаження (speculativeloading) та перевірки завантаження (speculative check). Під час виконанняпрограми першими з команд завантажує дані в пам'ять до того, як вонизнадобляться програмі. Друга команда перевіряє, чи успішно відбуласязавантаження, перед тим, як дозволити програмі використовувати ці дані.
Попереднє завантаження дозволяє зменшити втрати продуктивності черезза затримок при доступі до пам'яті, а також підвищити паралелізм.

3. Особливості архітектури Alpha компанії DEC

В даний час сімейство мікропроцесорів з архітектурою Alphaпредставлено декількома кристалами, що мають різні діапазонипродуктивності, що працюють з різною тактовою частотою і розсіюютьрізну потужність. Першим на ринку з'явився 64-розрядний мікропроцесор Alpha
(DECchip 21064). Він являє собою RISC-процесор у однокристальноївиконанні, до складу якого входять пристрої цільночисельні і плаваючоюарифметики, а також кеш-пам'ять ємністю 16 Кб. Кристал проектувався зурахуванням реалізації передових методів збільшення продуктивності, включаючиконвеєрну організацію всіх функціональних пристроїв, одночасну видачудекількох команд для виконання, а також засоби організації симетричноюбагатопроцесорної обробки. У кристалі є два реєстрових файлу за
32 64-бітових регістра: один для цілих чисел, друга - для чисел зплаваючою точкою. Для забезпечення сумісності з архітектурою MIPS і VAXархітектура Alpha підтримує арифметику з одинарною та подвійною точністюяк відповідно до стандарту IEEE 754, так і відповідно довнутрішнім для компанії стандартом арифметики VAX. Сама потужна модельпроцесора 21064 працює на частоті 200 МГц. Наприкінці 1993 року з'явиласямодернізована версія кристала - модель 21064А, що має на кристалікеш-пам'ять подвоєння обсягу і що працює з тактовою частотою 275 МГц.
Потім були випущені моделі 21066 та 21068, які оперують на частоті 166 і 66
МГц. Відмінною особливістю цієї гілки процесорів Alpha єреалізація на кристалі шини PCI. Це істотно спрощує і здешевлює якпроектування, так і виробництво комп'ютерів. Відмінна рисамоделі 21068 - низька споживана потужність (близько 8 ват). Основнепризначення цих двох нових моделей - персональні комп'ютери таодноплатні ЕОМ. На малюнку 3. представлена блок-схема мікропроцесора
21066. Основними компонентами цього процесора є: кеш-пам'ять команд,цілочисельне пристрій, пристрій плаваючою точки, пристрій виконаннякоманд завантаження/запису, кеш-пам'ять даних, а також контролер пам'яті іконтролер введення/виводу.

Рис. 3.

Кеш-пам'ять команд є кеш прямого відображення ємністю
8 Кбайт. Команди, вибрані з цієї кеш-пам'яті, можуть видаватися попарнодля виконання до одного з виконавчих пристроїв. Кеш-пам'ять данихємністю 8 Кбайт також реалізує кеш з прямим відображенням. При виконанніоперацій запису в пам'ять дані одночасно записуються в цей кеш і вбуфер запису. Контролер пам'яті або контролер введення/виводу шини PCIобробляють всі звернення, які проходять через розташовані накристалі кеш-пам'яті першого рівня. Контролер пам'яті перш за всеперевіряє вміст зовнішньої кеш-пам'яті другого рівня, яка побудованана принципі прямого відображення та реалізує алгоритм відкладеного зворотногокопіювання при виконанні операцій запису. При виявленні промахуконтролер звертається до основної пам'яті для перезавантаження відповіднихрядків кеш-пам'яті. Контролер введення/виводу шини PCI обробляє весьтрафік, пов'язаний з введенням/висновком. Під управлінням центрального процесоравін виконує операції програмованого введення/виводу. Трафік прямого доступудо пам'яті шини PCI обробляється контролером PCI спільно з контролеромпам'яті. При виконанні операцій прямого доступу до пам'яті в режимі читання ізапису дані не розміщуються в кеш-пам'яті другого рівня. Інтерфейси пам'ятіі PCI були розроблені спеціально з розрахунку на однопроцесорніконфігурації і не підтримують реалізацію мультипроцесорної архітектури.
На малюнку 4. показаний приклад системи, побудованої на базі мікропроцесора
21066. У поданій конфігурації контролер пам'яті виконує зверненняяк до статичної пам'яті, за допомогою якої реалізована кеш-пам'яті другогорівня, так і до динамічної пам'яті, на якій побудована основна пам'ять.
Для зберігання тегів і даних у кеш-пам'яті другого рівня використовуютьсякристали статична пам'яті з однаковим часом доступу з читання тазапису.

Рис. 4.

Високошвидкісна шина PCI має ряд привабливих властивостей. Крімможливості роботи з прямим доступом до пам'яті і програмованимвводом/виводом вона допускає спеціальні конфігураційні цикли,розширюваність до 64 біт, компоненти, що працюють з живлячими напругами
3.3 і 5 В, а також більш швидке тактірованіе. Базова реалізація шини PCIпідтримує мультиплексування адреси і даних і працює на частоті 33
МГц, забезпечуючи максимальну швидкість передачі даних 132 Мбайт/с. Шина
PCI безпосередньо керується мікропроцесором. На малюнку 4 показанідеякі високошвидкісні периферійні пристрої: графічні адаптери,контролери SCSI і мережеві адаптери, підключені безпосередньо до шини
PCI. Мостова мікросхема інтерфейсу ISA дозволяє підключити до системинизькошвидкісні пристрої типу модему, флопа і т.д. Пізніше, на змінупроцесору прийшла його модернізована версія. Як і його попередник,новий кристал Alpha 21066A крім інтерфейсу PCI містить на кристаліінтегрований контролер пам'яті і графічний акселератор. Ціхарактеристики дозволяють значно знизити вартість реалізації систем,базуються на Alpha 21066A, і забезпечують простий і дешевий доступ дозовнішньої пам'яті і периферійних пристроїв. Alpha 21066A має двамодифікації відповідно до частоти: 100 МГц та 233 МГц. Модель з 233 МГцзабезпечує продуктивність 94 і 100 одиниць, відповідно, за тестами
SPECint92 і SPECfp92. Мікропроцесор Alpha 21164 являє собою другуповністю нову реалізацію архітектури Alpha. Мікропроцесор 21164,представлений у вересні 1994 року, забезпечує продуктивність 330 і
500 одиниць, відповідно, за шкалами SPECint92 і SPECfp92 або близько 1200
MIPS і виконує до чотирьох інструкцій за такт. На кристалімікропроцесора 21164 розміщено близько 9,3 мільйона транзисторів,більшість з яких утворюють кеш. Кристал побудований на базі 0.5мікронній КМОП технології компанії DEC. Він збирається в 499-контактнікорпусу PGA (при цьому 205 контактів відводяться під розведення харчування та землі)і розсіює 50 Вт при напрузі живильної 3.3 В на частоті 300 МГц.
Перехід в 1996 році на 0.35 мікронну КМОП технологію призвів до можливостіподальшого збільшення тактової частоти і продуктивності процесора.
Процесори 21164 випускалися з тактовою частотою 366 МГц (11.3 SPECint95,
15.4 SPECfp95) і 433 МГц (13.3 SPECint95, 18.3 SPECfp95). Наприкінці 1996 рокупочалися масові поставки 21164 з тактовою частотою 500 МГц (15.4
SPECint95, 21.1 SPECfp95). Таким чином, в 1996р. компанія DEC мала саміпотужні процесори, пікова продуктивність яких становила 2мільярда операцій за секунду.

Ключовими моментами для реалізації високої продуктивностіє суперскалярної режим роботи процесора, який забезпечує видачу длявиконання до чотирьох команд у кожному такті, високопродуктивнанеблокіруемая підсистема пам'яті з швидкодіючої кеш-пам'яттю першогорівня, велика, розміщена на кристалі, кеш-пам'яті другого рівня ізменшена затримка виконання операцій у всіх функціональнихпристроях. На малюнку 5 представлена блок-схема процесора, щовключає п'ять функціональних пристроїв: пристрій керування потокомкоманд (IBOX), цілочисельне пристрій (EBOX), пристрій плаваючою точки
(FBOX), пристрій управління пам'яттю (MBOX) і пристрій управління кеш -пам'яттю і інтерфейсом шини (CBOX). На малюнку також показані трирозташованих на кристалі кеш-пам'яті. Кеш-пам'ять команд та кеш-пам'ятьданих є первинними кеші, що реалізують пряме відображення.
Множинне-асоціативна кеш-пам'яті другого рівня призначена длязберігання команд і даних. Довжина конвеєрів процесора 21164 варіюється від
7 ступенів для виконання цілочисельних команд і 9 ступенів для реалізаціїкоманд з плаваючою точкою до 12 ступенів при виконанні команд звернення допам'яті в межах кристалу і змінного числа ступенів при виконаннікоманд звернення до пам'яті за межами кристалу. Пристрій керуванняпотоком команд здійснює вибірку і декодування команд з кеша команд інаправляє їх для виконання у відповідні виконавчі пристроїпісля вирішення всіх конфліктів по регістрах і функціональним пристроям.
Воно управляє виконанням програми і всіма аспектами обробкивиняткових ситуацій, пасток і переривань. Крім того, воно забезпечуєуправління всіма виконавчими пристроями, контролюючи всі ланцюга обходуданих і запису в регістровий файл. Пристрій керування містить 8 Кбайткеш команд, схеми попередньої вибірки команд і пов'язаний з ними буферперезавантаження, схеми прогнозування напрямки умовних переходів і буферперетворення адрес команд (ITB). Цілочисельне виконавчепристрій виконує цілочисельні команди, обчислює віртуальні адресидля всіх команд завантаження і запису, виконує цілочисельні командиумовного переходу і всі інші команди управління. Воно включає в себерегістровий файл і кілька функціональних пристроїв, розташованих начотирьох ступенях двох паралельних конвеєрів. Перший конвеєр міститьсуматор, пристрій логічних операцій, сдвігатель і помножувач. Другийконвеєр містить суматор, пристрій логічних операцій і пристрійвиконання команд управління.

Рис. 5.

Пристрій плаваючою точки складається з двох конвеєрних виконавчихпристроїв: конвеєра складання, який виконує всі команди плаваючоюточки, за винятком команд множення, і конвеєр множення, якийвиконує команди множення з плаваючою точкою. Два спеціальних конвеєразавантаження і один конвеєр запису даних дозволяють командам завантаження/записувиконуватися паралельно з виконанням операцій з плаваючою точкою.
Апаратно підтримуються всі режими округлення, передбачені стандартами
IEEE і VAX.

Пристрій керування пам'яттю виконує всі команди завантаження, записиі бар'єрні операції синхронізації. Воно містить повністю асоціативний 64 --рядковий буфер перетворення адрес (DTB), 8 Кбайт кеш-пам'ять даних зпрямим відображенням, файл адрес промахів і буфер запису. Довжина рядка вкеші даних дорівнює 32 байтам, він має два порти з читання та реалізований запринципом наскрізний запису. Він індексується розрядами фізичної адреси і втегах зберігаються фізичні адреси. У пристрій управління пам'яттю в кожномутакті може поступати до двох віртуальних адрес з цілочисельногопристрою. DTB також має два порти, тому він може одночасновиконувати перетворення двох віртуальних адрес у фізичні. Командизавантаження звертаються до кешу даних і повертають результат у регістровий файлу разі попадання. При цьому затримка становить два такту. У разіпромаху фізич?? Електричні адреси направляються в файл адрес промахів, де вонибуферизує і чекають завершення звернення до кеш-пам'яті другого рівня.
Команди запису записують дані в кеш даних у разі попадання і завждипоміщають дані в буфер запису, де вони очікують звернення до кеш-пам'ятідругого рівня. Відмінною особливістю мікропроцесора 21164 єрозміщення на кристалі вторинного трьохканальному множественно -асоціативного кеша, ємністю 96 Кбайт. Вторинний кеш різко знижуєкількість звернень до зовнішньої шини мікропроцесора. Крім вторинного кешана кристалі підтримується робота із зовнішнім кешем третього рівня.

Поєднання великої кількості обчислювальних пристроїв, більшшвидкого виконання операцій з плаваючою точкою (чотири такту замістьшести), більш швидкого доступу до первинного кешу (два такти замість трьох)забезпечувала цього мікропроцесору рекордну на ті часипродуктивності.

4. Особливості архітектури POWER компанії IBM і PowerPC компаній

Motorola, Apple та IBM.

Як вже було зазначено, одним з розробників фундаментальноїконцепції RISC-архітектури був Джон Кук з Дослідницького центру IBMім. Уотсона, який у середині 70-х проводив дослідження в цьомунапрямі і збудував міні-комп'ютер IBM 801, який так ніколи і нез'явився на ринку. Подальший розвиток цих ідей в компанії IBM знайшловідображення при розробці архітектуру POWER наприкінці 80-х. Архітектура POWER
(і її піднапрями POWER2 і PowerPC) в даний час є основоюсімейства робочих станцій і серверів RISC System/6000 компанії IBM.
Розвиток архітектури IBM 801 в напрямку POWER йшло в наступнихнапрямках: втілення концепції суперскалярної обробки, поліпшенняархітектури як цільового об'єкта компіляторів, скорочення довжини конвеєра ічасу виконання команд і, нарешті, пріоритетна орієнтація наефективне виконання операцій з плаваючою точкою.
Архітектура POWER

Архітектура POWER у багатьох відношеннях являє собоютрадиційну RISC-архітектуру. Вона дотримується найбільш важливихвідмінних рис RISC: фіксованої довжини команд, архітектурирегістр-регістр, простих способів адресації, простих (які не потребуютьінтерпретації) команд, великого реєстрового файлу і трехоперандного
(неруйнівного) формату команд. Однак архітектура POWER має такожкілька додаткових властивостей, які відрізняють її від інших RISC -архітектур.

По-перше, набір команд був заснований на ідеї суперскалярної обробки.
У базовій архітектурі команди розподіляються по трьом незалежнимвиконавчим пристроям: влаштування переходів, пристрою зфіксованою точкою і пристрою з плаваючою точкою. Команди можутьнаправлятися в кожне з цих пристроїв одночасно, де вони можутьвиконуватися одночасно і закінчуватися не в порядку надходження. Длязбільшення рівня паралелізму, який може бути досягнутий на практиці,архітектура набору команд визначає для кожного з пристроїв незалежнийнабір регістрів. Це мінімізує зв'язку та синхронізацію, необхідні міжустройст