Міністерство освіти України
Дніпропетровський Національний Університет
Радіофізичний факультет
Кафедра ЕОМ
Курсовий проект
по курсу «Цифрові ЕОМ»
Виконав: ст. гр. РІ-97-1
Орлов С.А.
Перевірив:
Істушкін В. Ф.
Дніпропетровськ
2000
ЗМІСТ
1. Вступ
2. Завдання
3. Структура мікро-ЕОМ
4. Функціональна схема мікро-ЕОМ
4.1 Арифметико-логічний пристрій
4.2 Блок мікропрограмного управління
4.3 Блок обробки запитів переривання
4.4 Блок внутрішньої синхронізації
4.5 Оперативна пам'ять
5. Розробка мікропрограмі
5.1 Команда HER
5.2 Команда SE
6. Розрахункова частина
7. Висновок
Додатки:
1. Структурна схема
2. Таблиці мікрокоманд
3. Схема бод
4. Схема БПП
5. Схема БМУ
6. Схема ОЗП
7. Схема БВС
Прийняті у проєкті скорочення та терміни
Список літератури
1. ВСТУП
У курсовому проекті необхідно розробити ЕОМ, що складається зпроцесора (П), оперативного запам'ятовуючих пристрою (ОЗП), постійногозапам'ятовуючих пристрою (ПЗП), зовнішніх пристроїв (ЗП). ОЗП і ПЗПзтворюють основну пам'ять (ОП). У кожен момент часу можливе звертаннятільки до однієї комірки пам'яті. В ОП адресується кожен байт. ЗП можутьбути активні і пасивні. Активні ЗП на відміну від пасивних можуть формуватизапит, що вказує на необхідність обміну інформацією з ОП. Обмін інформацієюздійснюється під керуванням БПП с використанням системи переривання.
Розроблена ЕОМ повинна моделювати систему команд ЄС ЕОМ.
Детальна розробка команд припускає складання алгоритму виконаннякоманди в точності і відповідності з її реалізацією в ЄС ЕОМ, і складанняпо йому мікропрограмі виконання команди як у символічної, так і в цифровійформі з вказівкою комірок ПЗП в який розміщені окремі мікрокоманді. Припроектуванні мікропрограмного пристрою управління вважати, що всі командипо складності реалізації рівноцінні, а їхня мікропрограма складається зтакої ж кількості мікрокоманд, як і мікропрограма окремо розробленоїкоманди. З цих даних визначається ємність ЗП мікропрограмі і розміщення вйому мікропрограм окремих мікрокоманд.
2. Вибір завдання
Номер залікової книжки 971694, що в 16-річному виді представлено як
ED3AE. У двійковой формі номер заліковкі представляється так:
0011 1010 1110 abc
Звідси всі необхідні числа для вибору завдання представлені в таблиці
1.
Таблиця 1.
| a1 | a2 | a3 | a4 | b1 | b2 | b3 | b4 | c1 | c2 | c3 | C4 |
| 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
Требуеться розробити мікроЕОМ зі слідуючими характеристиками:серія мікросхем 1804;довжина ячейки пам `яти й розрядність МП - 64 біт;ємність ОП 256 Кбайт;число зовнішніх пристроїв 63;мікросхеми ОЗП 541РУ2;мікросхеми ППЗП 556РТ6;реалізація машинних команд SE, HER.
3. Cтруктурна схема мікро-ЕОМ
Структурна схема наведена на рисунку в додатку 1. Мікро_ЕОМ складаєтьсяіз слідуючих елементів:
. операційоній пристрій (ОП);
. блок мікропрограмного управління (БМУ);
. блок пріорітетів переривання (БПП);
. блок синхронізації (БС);
. схема обміну інформації (СОІ);
. оперативний запам `ятовуючій пристрій (ОЗП);
. зовнішні пристрої (-).
Структурна схема мікро-ЕОМ представляє загальний принцип роботи всієїмікро-ЕОМ.
ОП віповнює обробку данних, поступаючих до нього, забезпечує зберіганнята видачу признаків результатів, отриманих в ОП, формування слова стану.
БМУ забеспечує прийняття виконуваної команди із ОЗП, преобразування кодукоманди для подальшого обчислювання, виробках адреси мікрокоманді дляпам `яті мікропрограм, формування необхідного формату мікрокоманді длякерування бісами ЕОМ, а також забеспечує перехід на мікропрограму-відробніквектору переривання, адреса якого надходить з блоку БПП.
БПП забеспечує прийняття запросів від зовнішніх пристроїв, керуванняпріоритетами ліній переривання, формування вектора переривання та по цьомувектору формування адреси відробніку переривання для БМУ.
В ОЗП зберігаються команди, які необхідно виконувати на даній мікро-ЕОМ,причому записані у системі ЄС ЕОМ, систему команд якої емулює розробленамікро-ЕОМ.
БС забеспечує усі схеми ЕОМ стабільними тактовими послідовностямі,формірує машинні цикли для БІС.
В загальному виді мікро ЕОМ функціонує слідуючим чином: виконуванакоманда зчітується з ОЗП та попадає на БМУ. БМУ преобразує код команди тапочинає виконання мікропрограмі обробки поданої мікрокоманді. Під часВиконування мвкрокоманд БМУ програмує мікропроцесорний комплект навиконання конкретних операцій згідно алгоритму. Якщо у час виконанняпрограми надходить переривання від зовнішнього пристрою, БПП формує запитна переривання та адресу обробник переривання, та БМУ починає обробкупереривання.
4. Функціональна схема мікро-ЕОМ
4.1 Арифметико логічний пристрій
Арифметико-логічний пристрій (Алп) призначено для виконанняарифметичних і логічних операцій, операнд для яких або безпосередньонадходять із шини даних (ШД), або читаються з внутрішнього реєстровогозапам'ятовуючих пристрою (РЗП) Алп, адреса для який надходить зі ШД. Алпмістить:шістнадцять центральних процесорний елемента (ЦПЕ) К1804ВР2;контролер станів К1804ВР2;схема прискореного переносу К1804ВР1;
БІС К1804ВР2 являє собою 4-розрядний нарощування мікропроцесорну секцію
(МПС) з підвищеними алгорітмічнімі можливостями й орієнтована на обробкускладних арифметичних алгоритмів. Володіючи секціонірованной структурою,даний ЦПЕ дозволяє за рахунок об'єднання декількох БІС будувати процесори
(чи Алп) довільної розрядності, кратної 4.
Дана МПС керується кодом мікрокоманді, поданим на входи I0-I8, узалежності від значення якого БІС вибирає джерела операндв, виконувану надними операцію і приймач результату цієї операції.
БІС К1804ВР2 призначена для замикання даних навколо МПС К1804ВР2 припобудові Алп мікро-ЕОМ, забезпечуючи також функції регістра стану іформірователя сигналу переносу.
Під впливом зовнішніх сигналів управління дана БІС формує сигнали дляорганізації зрушень і переносів в Алп, а також, обробляючи ознаки стану, щонадходять з Алп блоку обробки даних:перенос (C);нульовий результат (Z);знак результату (N);переповнення (OVR),формує сигнал умови для організації розгалужене як у програмах, так і вмікропрограмах.
Для порівняння двох чисел необхідно подати ці числа на Алп,організувати їхнє вирахування, а на шину управління БІС К1804ВР2 податикоманду порівняння по необхідній умові. Після чого КС за значенням C, Z, N,
OVR сформує на виході CT сигнал низького рівня, якщо задана умовавиконується, чи сигнал високого рівня, якщо воно не виконується.
4.2 Блок мікропрограмного управління
Блок мікропрограмного управління використовується для управлінняпослідовністю мікрокоманд та містить в собі:регістр команд (РГК) на К1804ІР2;дешифратор начальної адреси мікропрограмі на базі двох БІС ПЗУ К556РТ6;формувач адреси мікропрограмі К1804ВУ4;пам `ять мікропрограм (ПМП) на базі семи БІС К556РТ6;регістр мікрокоманд (РГМК) на базі 7 БІС К1804ІР2;мультиплексор для вибору істочніку переривання.
БІС К1804ВУ4 представля з себе 12-розрядний схему
Керування адресою мікрокоманді та призначена для формуванняадресі ПЗПмікрокоманд ємністю до 4Кслів в составі пристроїв мікропрограмногоуправління. Крім того, подана БІС забеспечує:отримування наступної адреси шляхом нарощування лічильника адресів на 1;багаторазовий півтор одного й того ж адреса;умовний чи безумовний перехід до адреси, поданому чи з внутрішніхісточніків, чи з вхідної шини БІС.
Умовний чи безумовний перехід до подпрограмі;
Організація циклів.
Під впливом зовнішніх сигналів керування БІС формує послідовністьадресів, які поступають на пам `ять мікропрограм. Послідовності адресівкожного разу будуть отвічаті послідовності мікрокоманд, вібраній з пам `ятімікропрограм.
БІС К1804ВУ4 керується кодом мікрокоманді, що подається на входи І0-
І3, а також сигналами на входах СС (дозвіл переходу) та ссе (дозвіл аналізусигналу на СС). Крім адреси на вихідній шіні, БІС формірує три керуючихсигнали (VE, PE, PE), за допомогою яких здійснюється підключення до вхідноїшини БІС одного з трьох зовнішніх істочніків адреси - чи регіструмікрокоманд (РГМК) (РЕ), або дешифратор начальних адресів (МЕ), чи зблоку обробки переривання (VE). Для кожної мікрокоманді виробляється тількиодин сигнал дозвілу зовнішнього істочніку.
4.3.Блок обробки запитів переривання
Блок обробки запитів переривання (БОЗП) призначений для фіксуваннязапитів на переривання, формування адреси початку мікропрограміобслуговування запиту на переривання, що має найвищий пріоритет серед усіхщо прийшли, а також для вироблення сигналу запиту на обслуговуванняпереривання, що разом з адресою надходить на БМУ. БОЗП містить у собі:
БІС узгодження БІС К1804ВН1 з К1804ВР3;вісім БІС пріоритетного переривання К1804ВН1;
БІС К1804ВН1 являє собою 8-розрядний мікропрограмувальну схемупріоритетного векторного переривання і призначена для обробки запитів напереривання, що надходять по 8 вхідних шинах від різних пристроїв,відповідно до їхнього рівня пріоритету. БІС може реєструвати як рівневих,так і імпульсні запити, що надходять на входи INR7-INR0. Якщо на керуючийвхід СОМО поданий низький рівень, то БІС реєструє імпульсні запити.
Пріоритет отриманого запиту порівнюється з тим, що міститься у внутрішньомурегістрі стану, і якщо він не нижче останнього, то БІС фіксує його івиставляє його номер на вихідну шину V3-V0.
БІС К1804ВР3 являє собою керований пріоритетний шифратори 8х3 іпризначена для спільної роботи з БІС К1804ВН1 у складі БОЗП із кількістюрівнів пріоритетів, великим 7. Один такий шифратори обслуговує до 8 БІС
К1804ВН1 (БОЗП на 31 рівня пріоритетів).
4.4. БЛОК ВНУТРІШНЬОЇ синхронізації
Блок внутрішньої синхронізації (БВС) являє собою системний тактовийгенератор і призначений для синхронізації внутрішніх блоків процесора. Вінзібраний на єдиній БІС К1804ГГ1, що має стабілізованій (за допомогоюзовнішнього кварцового резонатора) генератор опорної частоти від 1 до 30
МГц, мікропрограмувальну тривалість циклу тактових імпульсів від 3 до 10періодів опорної частоти і стану «робота», «зупинка», «чекання», «кроковихрежим ».
4.5 Блок основної пам` яті
Згідно завданню ОП составляє 256 Кбайт пам `яті ОЗП. Одне слово займає
64 біт. В кожний момент часу може бути звертання тільки до однієї коміркипам `яти. У схемі використовуються статичні ОЗП К541РУ2.
Використані в роботі мікросхеми ОЗП мають ємність 4 Кбіт зорганізацією 1 * 4Кбіт, тому наш модуль ОЗП буде організований у 32 банки по
16 мікросхеми в одному. Один банк має ємність 4 * 16 = 64Кбіт = 8Кбайт зрозрядністю слова 64 біт.
Для адресації банків розроблена схема дешіфрації старших розрядівадреси. Цей дешифратор побудований на п `яти дешифратора (типу 3 в 8),включених у каскадному включенні. Це дозволяє адресувати 32 банки,використовуючи старші 5 Адресні розряди А10-А14. З виходів дешіфраторівсигнали виборки поступають на входи CS мікросхем ОЗП.
Пам `ять має двонаправлену шину даних, тому для правильного керуваннябуферними регістрами розроблена схема на елементах АБО та НІ, яка керуєвходами дозвілу роботи регістрів. Регистр читання відкривається тільки колиактивні сигнали CS та RD, регистр запису - коли активні CS та WR.
5. Розробка мікропрограмі
Під створенням мікропрограмі мається на увазі запис прошивки ПЗПмікропрограм, тобто запрограмувати значення усіх бітів при виконаннікожної команди.
Розряди мікрокоманді керують роботою усіх узлів мікропроцесорногоприладу: керування блоком обробки даних, блоком виконання команд, приладомпріоритетного переривання, трактом даних та усіма іншими приладами.
Мікропрограмі розрізняються по дліні в залежності від типу команди:для команд типу регистр-регистр достатньо чотирьох тактів, але для командтипу регистр-пам `ять необхідно вже не менше семи мікрокоманд, тому що требадодатково обчислювати адреси операнд та загрузка його із пам `яті.
При віконуванні команд загальними у всіх є мікрокоманді, якіреалізують слідуючі функції: формування адреси команди, вибірка команди,декодування команди. Подальші кроки мікропрограм залежать від конкретноїкоманди.
5.1 Команда HER
Ця команда виконує аріфметічній здвиг вліво з нормалізацієй. Вона маєформат "регистр-пам` ять "та зпісується так:
HER b1, r2, d1
де r2 - адреса ОЗП, де зберігається здвігаєме число й куди буде записанийрезультат операції;b1 - адреса ЗП, в якому зберігається базове значення кількості здвігаєміхрозрядів;d1 - кількість розрядів, на яку буде здвігатісь число r1.
Сумарна кількість здвігів визначається підсумовуванням змісту ОЗП b1 ізначення d1.
Алгоритм Виконування команди представлений на рисунку
5.2 Команда SE
Команда SE - віднімання з нормалізацієй.
Формат команди:
SE r1, s2
Алгорітм Виконування: по команді SE другий операнд, який знаходится упам `яті за адресою s2 (адреса повинна знаходітісьна границі слова),віднімається з першого операнд, й нормалізована різниця розміщається наместі першого операнд в регістр r1.
Блок-схема виконання команди:
ПОЧАТОК
Формування адреси команди
Вибірка команди
Декодування
Вибірка зміщення
Формування адреси операнд
Вибірка операнд
Виконання команди
КІНЕЦЬ
6. РОЗРАХУНКОВА ЧАСТИНА
Для спроектованої мікро-ЕОМ необхідно провести деякі оцінні розрахункитехнічних характеристик. Потрібно визначити споживанн потужність усієїмікро-ЕОМ, період проходження тактових імпульсів і час виконання командописаних раніше.
Розрахуємо приблизну споживанн потужність мікро-ЕОМ. Для цьогопросумуємо потужності всіх пристроїв, що входять до складу даної мікро-ЕОМ,що у свою чергу одержуємо підсумовуванням потужностей мікросхем, що входятьдо складу цих пристроїв.
| Прилад | ІМС | потужність, | Кол-во, | Сум. | Сум. |
| | | Вт | шт. | потужність | потужність |
| | | | | Для | для ЕОМ, |
| | | | | Приладів, Вт | Вт |
| Бод | К1804ВС2 | 1,75 | 16 | 32,45 | 319,07 |
| | К1804ВР1 | 0,57 | 5 | | |
| | К1804ВР2 | 1,6 | 1 | | |
| БОЗ | К1804ВН1 | 1,525 | 8 | 13,325 | |
| | К1804ВРЗ | 0,12 | 1 | | |
| | К1533ІД7 | 0,005 | 1 | | |
| | К556РТ6 | 0,95 | 2 | | |
| ОЗП | К541РУ2 | 0,5 | 512 | 259,445 | |
| | К1804ІР2 | 0,19 | 18 | | |
| | К555ІД7 | 0,005 | 5 | | |
| БС | К1804ГГ1 | 0,48 | 1 | 0,48 | |
| БМУ | К1804ВУ4 | 1,72 | 1 | 12,37 | |
| | К1804ІР2 | 0,19 | 11 | | |
| | К556РТ6 | 0,95 | 9 | | |
| | К555КП6 | 0,005 | 1 | | |
| | К555ЛП6 | 0,005 | 1 | | |
Виберемо тактова частота. Максимальні значення часу затримки поширеннясигналів будуть для модуля бод і ОЗП.
Тзд.р.Бод = Тзд.р.вс2 + 2 * Тзд.р. bp1 + Тзд.р. вр2 = (120 + 2 * 15 +
60) * 10-9 = 210 нс.
Тзд.р. озу = 2Тзд.р. ід7 + Тзд.р. ір2 + Тзд.р. РУ2 = (20 + 45 + 140) * 10 -
9 = 205 нс.
Тзд.р. max = mах (Тзд.р. озу, Тзд.р. Бод) == 210 нс. Максимальна тактовачастота з урахуванням додаткових затримок:
F = | 1/Тзд.р. mах | = 1/(210 * 10-9) | = 4 МГц. Тоді періодпроходження тактових імпульсів складі:
Т = 1/F = 1/(4 * 106) = 250 нс.
Знайдемо час виконання команд. Тому що команда SE виконується 16 +1циклів, то час її виконання складе: tDD = Т * 16 = 4 мкс.
Команда HER виконується за 1 +1 +16 +1 = 19ціклів. Таким чином, часвиконання команди HER складає:
ТhER = Т * 19 = 4,75 мкс
7. ВИСНОВОК
У ході виконання курсової роботи була спроектована ЕОМ, що по своїхпараметрах є абсурдною з технічної точки зору. Причиною цього є не коректнопоставлені технічні вимоги:
Завищена розрядність пристрою (64-х розрядна шина даних, це занадто багато
4-х розрядний секційних БІС).
Великий обсяг основної пам'яті, при малій розрядності складових їїелементів, що привело до необхідності використання декількох сотеньмікросхем.
Висока споживана потужність (близько 60 А, при напрузі питання 5 Ввиходить 350 Вт)
Не узгодження параметрів за коефіцієнтом розгалуження (до одного виходунавантажується під кілька сотень входів).
У такий спосіб такая ЕОМ фізично не може функціонувати ..
Додаток 2
Мікропрограма для команди HER < p> | K1804BC2 | K1804BУ4 | K1804BP2 | K1804 | RAM |
| | | | BH1 | |
| MI [8 .. 5] | MI [4 .. 1] | MI0 | EA | OE | IE | OEB | MI [3 .. 0] | RLD | I [12 .. 6] | MI | EI | CS | WR |
| | | | | Y | N | | | | | [3 .. 0] | | |/|
| | | | | | | | | | | | | | RD |
| xxxx | xxxx | x | 1 | 1 | 1 | 1 | 1110 | 1 | xxxxxxx | 1101 | x | 0 | 1 |
| xxxx | xxxx | x | 1 | 1 | 1 | 1 | 1110 | 1 | xxxxxxx | 1101 | x | 1 | x |
| xxxx | xxxx | x | 1 | 1 | 1 | 1 | 1110 | 1 | xxxxxxx | 1101 | x | 0 | 1 |
| 0100 | 0011 | 0 | 1 | 0 | 0 | 0 | 1110 | 1 | 00xxxxx | 1101 | x | 1 | x |
| xxxx | xxxx | x | 1 | 1 | 1 | 1 | 0100 | 0 | xxxxxxx | 1101 | x | 0 | 1 |
| 1000 | 0100 | x | x | 0 | 0 | 0 | 1000 | 1 | 0010000 | 1101 | x | 1 | x |
| xxxx | xxxx | x | 1 | 1 | 1 | 1 | 1110 | 1 | xxxxxxx | 1101 | x | 1 | x |
| xxxx | xxxx | x | 1 | 1 | 1 | 1 | 1110 | 1 | xxxxxxx | 1101 | x | 1 | x |
| xxxx | xxxx | x | x | x | x | x | 0010 | 1 | xxxxxxx | 1101 | x | 1 | x |
Мікропрограма для команди SE
| K1804BC2 | K1804BУ4 | K1804BP2 | K1804BH1 | RAM |
| IEN [16-1] | MI [8 .. 5] | MI [4 .. 1] | MI0 | EA | OE | IE | OE | MI [3 .. 0] | RL | I [12 .. 0 ] | MI | EI | CS | WR |
| | | | | | Y | N | B | | D | | [3 .. 0 | | |/|
| | | | | | | | | | | |] | | | RD |
| 111110000001111 | 0100 | 0001 | 0 | 1 | 0 | 0 | 0 | 1110 | 1 | 01xxxxx001011 | 1101 | 0 | 0 | 1 |
| 111111111111111 | xxxx | xxxx | x | 1 | 1 | 1 | 1 | 1011 | 1 | 00xxxxx001010 | 1101 | 0 | 1 | x |
| 111110000001111 | 0011 | 0000 | 0 | 0 | 0 | 1 | 0 | 1110 | 1 | 01xxxxx001010 | 1101 | 0 | 1 | x |
| 111111111110000 | 1111 | 0100 | 0 | 0 | 0 | 1 | 0 | 1110 | 1 | 00xxxxx001011 | 1101 | 0 | 1 | x |
| 111110000000000 | xxxx | xxxx | x | 0 | 0 | 1 | 0 | 0010 | 1 | xxxxxxxxxxxxx | 1101 | 0 | 1 | x |
Скорочення і позначення.
. ОЗП - оперативний запам'ятовуючих пристрій;
. ЕОМ - електронна обчислювальна машина;
. ПЗП - постійний запам'ятовуючих пристрій;
. П - процесор;
. МС - мікросхема;
. ЗП - зовнішній пристрій;
. МП - мікропрограма;
. МПУ - мікропрограмній пристрій управління;
. БПП - блок переривання;
. xx - р - xx-розрядний;
. ПУ - пристрій управління;
. Бод - блок обробки даних
. СЗВО - схема збереження і видачі ознак
. ОП - операційний пристрій
. ППА - перетворювач початкової адреси
. ПА - перетворювач адреси
. СУАМ - схема управління адр. мікрокоманд
. ПЗП МК - ПЗП мікрокоманд
. СУА ОЗП - схема управління адресою ОЗП
Література
1. Балашов Е. П., Пузанков Д. В. Мікропроцесори і мікропроцесорні системи: Учеб. посібник для вузів
2. Комплект БИС К1804 в процесорах і контролерах/В. М. Мещеряков, И. Е.
Лобов, С. С. Глєбов та ін; Під ред. В. Б. Смолова. - М.: Радіо і зв'язок, 1990.
3. Хвощ С. Т. І ін Мікропроцесори і мікро-ЕОМ у системах автоматичного керування: Довідник
4. Застосування інтегральних мікросхем пам'яті: Справочник/А. А. Дерюгин,
В. В. Циркін, В. О. Красовський и др.;
5. О.Н. Лебедєв Мікросхеми пам'яті та їх застосування. Радіо і зв'язок, МРБ, випуск 1152.
-----------------------< br>Нормалізація
Додаток 1
Структурна схема
ШУ
ОЗП
Схема формування адреси ОЗП
Рг. мікрокоманд
ПЗП мікрокоманд
Схема управління адресами мікрокоманд
Пам `ять початкових адреса
Рг КОП
Пам `ять початкових адреса обробніків переривання
Блок переривання
Рг. А
Рг. D
Операційне пристрій
Схема збереження й видачі признаків
бод
ШД
ША
Додаток 3. Бод
Додаток 4. БПП
Додаток 5. БМУ
Додаток 6. ОЗП
Додаток 7. БВС
