Московський Інститут Радіотехніки
Електроніки і Автоматики
(Технічний Університет)
Курсова робота
Факультет ВАВТ
Спеціальність 2203
Дисципліна Мікропроцесорна техніка
Студент
Викладач Романов А. М.
МОСКВА, 1999 р.
Технічне завдання
Спроектувати 16-ти розрядний реверсивний регістр зсуву. Забезпечитиперетворення результату на виході в код 8-4-2-1 і його індикацію насемисегментний індикаторі.
Зміст
Технічне завдання ... ... ... ... ... ... .... ... ... ... ... ... ......................... 2
Зміст ................................. ... ... ... ... ... ... ... ... ... ... ... ... ... ... .3
Опис структурно-електричної схеми пристрою ............. 4
Вибір елементної бази ....................... ... ... ... ... ... ... ... ... ... ... ... .. 5
Опис принципової електричної схеми ... ... ... ... ... .... 6
Розрахункова частина ....................... ... ... ... ... ... ... ... ... ... ... ... ... ... ...... .9
Список літератури ........................ ... ... ... ... ... ... ... ... ... ... ... ... .... 10
Додаток 1 ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... 11
Тимчасова діаграма ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... .12
Опис структурно-електричної схеми пристрою
Структурна схема в Додатку 1
Вона складається з чотирьох основних частин:
Блок регістра
Блок перетворення
Блок дешифрації
Блок індикації
Спочатку інформація в двійковому форматі надходить на входи Блокурегістра, призначеного для зберігання, записи та зсуву інформації. Виходиблоку регістру з'єднані з входами Блоку перетворення, що служить дляперетворення двійкового коду в двійковій-десятковий код 8421. Далі виходиперетворювача з'єднані з входами Блоку дешифрування, призначеного дляперетворення двійковій-десяткового коду в сигнали управліннясемисегментний індикаторами. Виходи Блоку дешифрації з'єднані з входами
Блоку індикації. Він служить для відображення результату на семисегментнийіндикаторі.
Вибір елементної бази
При розробці даної схеми було використано кілька серіймікросхем. При проектуванні блоку регістрів можливо було використаннямікросхем типів 155ІР13 або 1533ІР24 як найбільш задовольняють цілізавдання. У даному випадку були вибрані ІС типу ІР13 через більш низькогоспоживання струму. Також для ІР24 потрібна була б розробкадодаткового блоку управління, так як даний регістр працює черездвонаправлену восьмирозрядних шину даних.
Опис принципової електричної схеми
Принципова схема представлена в Додатку 2
Блок регістра складається з 2-х інтегральних мікросхем 155ІР13,забезпечують синхронне функціонування в декількох режимах.зберіганняпаралельний введеннявведення із зсувом вправовведення із зсувом вліво
Паралельний введення
У режимі паралельного введення інформація, представлена в паралельному кодіна вході D, записується в регістр з позитивного фронту тактовогоімпульсу на вході запису. При цьому на вхід R подається «1», а стануінших входів, окрім режимних, можуть бути довільними.
Послідовний введення
Для послідовного введення і зсуву в одну зі сторін інформація подаєтьсяпорозрядної і вибраний вхід DR або DL (DR-зсув вправо, DL-зсув вліво) ісинхронно з позитивними фронтами тактових імпульсів надходить нарозрядні виходи Q0-Q7. У цьому випадку також R = 1, на режимних входахвстановлюється потрібний код, а стан інших входів довільне.
Зберігання
В режимі зберігання вміст регістру залишається незмінним незалежно відсигналів, поданих на установчий вхід і входи даних.
Асинхронне обнулення регістру відбувається при R = 0.
Перед початком роботи на керуючих входах встановлюється режимроботи.
Режим вибирається завданням відповідного коду на входах S. (нижченаведена таблиця режимів)
Таблиця режимів ІР13
| S0 | S1 | Режим |
| 0 | 0 | Зберігання |
| 0 | 1 | Зрушення вліво |
| 1 | 0 | Зсув вправо |
| 1 | 1 | Паралельний введення |
Потім на вхід даних подається записувані число.
Початкове число записується у регістри через входи даних D0-D7
(перший регістр) і D8-D15 (друга регістр)
Входи тактових імпульсів і керуючих сигналів в обох регістрів включеніпаралельно.
Блок перетворення являє собою каскадне включенняінтегральних мікросхем типу 155ПР7 для перетворення 16-ти розрядівдвійкового коду в двійковій-десятковий код 8421.
ІС 155ПР7 побудована на основі програмованого в процесівиробництва ПЗУ ємністю 256 біт і має відповідність між вхідними івихідними кодами згідно з таблицею істинності.
Блок дешифрації складається з п'яти ІС типу 533-ІД18, призначених дляуправління семисегментний знайомих синтезують світлодіодними матрицямитипу АЛС324Б. Однією з функцій управління, забезпечується структуроюдешифратора, є перетворення двійковій-десяткового коду всемисегментний. Реалізується це при вхідних сигналах LT = RBI = 0. У такомурежимі висновок BI/RBO є входом, на якому встановлюють або рівеньлогічної «1», або його залишають вільним. Для гасіння індикатора навхід BI/RBO достатньо подати рівень логічного «0», а стану іншихвходів при цьому можуть бути довільними.
Блок індикації являє собою п'ять семисегментний знайомихсинтезують світлодіодних матриць типу АЛС324Б.
За допомогою них індикується результат роботи схеми.
6. Розрахункова частина
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
Список літератури
[1] Г.Р. Аванесян, В.П. Левшин, "Інтегральні мікросхеми ТТЛ, ТТЛШ», Москва
«Машинобудування» 1993
Додаток 1
-----------------------< br>
