Міністерство вищої та середньої спеціальної
Освіти Республіки Узбекистан
Наманганська Інженерно-Педагогічний Інститут
Факультет: «Інформатика»
Кафедра : «Інформатика та Інформаційні Технології»
ЛАБОРАТОРНА РОБОТА
На тему: «шифратори, дешифратори, тригери»
Виконав:
Студент групи 4-ІАТ-2000
Черкасов Андрій Вікторович
Наманган-2003
шифратори і дешифратор
У ЕОМ, а також в інших пристроях дискретної техніки частовиникає необхідність у перетворенні n-розрядного двійкового коду уоднорозрядних код з основою Е = 2n або зворотного перетворення.
Логічні пристрої, що здійснюють такі перетворення, називаютьсявідповідно дешифратора і шифратори. Нижче розглянемо прикладипобудови шифратори і дешифратор на ПЕ (порогові елементи) і ФН
(формальні нейрони).
Спочатку розглянемо схеми дешифратора. Для перетворення n-розрядногодвійкового коду дешифратора зазвичай будується на 2n клапанах (елемент І),кожен з яких має n виходів. На входи клапанів подаються наборидвійкових змінних (аргументи), причому прямі значення зміннихзнімаються з одиничних виходів відповідних тригерів, а інверснізначення - з нульових виходів. Якщо n невелике число, то схема виходитьоднокаскадной і для побудови такого дешифратора, потрібні рівно 2nелементів. Якщо ж n велике, а число входів клапана обмежена, то схемавиходить багатокаскадної (багатоступеневою) і для побудови такогодешифратора потрібна значна кількість елементів.
Аналогічне становище має місце і в разі побудовидешифратор на ПЕ та ФН. Для побудови дешифратора на ПЕ в простомувипадку можна взяти ПЕ, що реалізує функцію І, і побудувати схему, повністюідентичну схемою на клапанах. При цьому користуються як прямі, так іінверсні значення аргументів, тому що дешифратор реалізує системуфункцій
(1-1)
При збільшенні розрядності дешіфріруемого двійкового коду, щобпобудувати одноступеневу схему, елемент доведеться ускладнити.
Так, якщо, то в якості основного елемента дешифратора можназастосувати ФН, який використовується в інших пристроях як приймальнийелемент. У цьому ФН вхідні елементи АБО можна розглядати як елементи Іпри негативної логіці. Знімаючи інформацію з інверсно виходу ФН на подібнихелементах, можна реалізувати функцію (1-1) дешифратора.
На малюнку 1 показана схема трехвходового дешифратора на ПЕ.
Характерна особливість цього дешифратора в тому, що він використовує лишепрямі значення аргументів і працює за принципом синхронного. Якщо на шину
З поданий високий потенціал, то дешифратор відкритий і працює належнимчином, якщо ж на цій шині є низький потенціал, відповіднийлогічному 0, то дешифратор закритий (блокований) і на всіх його виходахє нулі. Очевидно, якщо прибрати шину синхроімпульсів і знизити порогиелементів на одиницю, то отримаємо асинхронний дешифратор з вихіднимидвухвходовимі елементами.
На малюнку 2 показаний інший варіант асинхронного двійковій -восьмеричного дешифратора, в якому використовуються тільки прямі значенняаргументів. Проте недоліком, як цієї, так і попередньої схеми можнавважати те, що в них використовуються різнотипні елементи.
При використанні багатовхіді ПЕ з прямим і інверсний вихіддешифратор можна побудувати на однотипних елементах. На малюнку 3 показанодвійковій-вісімковій дешифратор, побудований на однотипних ПЕ, кожен зяких має чотири входи з вагами 1 і один вхід з вагою -1, поріг 2,прямий і інверсний виходи. Необхідні функції дешифратора (1-1) цимелементом реалізуються шляхом підключення деяких входів до постійнихлогічним рівнями 0 або 1 і зняття інформації з прямого або інверсновиходу елемента.
Багатоступінчасті дешифратори на ФН і ПЕ будуються точно так само, як набульових елементах. Тому їх не будемо розглядати.
У ряді випадків з метою економії обладнання вигідно дешифраторреалізувати не на стандартних логічних елементах, а у вигляді спеціальноїсхеми, що поміщається в одному корпусі.
шифратори виконує протилежну дешифратор функцію, тобтоперетворить однорозрядних код з основою Е = 2n в n-розрядний двійковий код.
При побудові шифратора на ПЕ і ФН можна використовувати елементи,реалізують функцію АБО, з прямими і інверсними виходами. На малюнку 4показаний приклад такого вісімкове двійкового шифратора.
На малюнку 5 показано шифратори, побудований на мажоритарних елементах
«2 або більше з 3». Виходи МЕ (мажоритарні елементи) попарно об'єднані,тобто на виходах реалізована операція АБО за високим рівнем (монтажне
АБО). Цей шифратори працює із синхронного принципом, тобто двійковий кодз'являється на його вихід тільки під час вступу синхроімпульса.
При побудові багатовхіді шифратора, як і у випадку бульовихелементів, можна використовувати багатовхіді складання або побудуватибагатоступеневу схему.
З огляду на можливості сучасної інтегральної технології, шифраторивигідніше реалізувати не на логічних елементах, а у вигляді спеціальноїмікросхеми. При цьому виходить великий виграш в обладнанні. На малюнку
6 наведена електрична схема шифратора, яка придатна дляінтегрального виконання і сумісна зі схемами нейронних елементів.
Тригер
Існують різні типи тригерів на потенційних елементах: RS -тригери (синхронні і асинхронні), D-тригери типів Latche і Edge, RST-,
D-, і JK-тригери типу ведучий-ведений (Master-Slave) і так далі.
Розглянемо приклади побудови таких тригерів на НЛЕ (нейронні логічніматеріалів).
Функцію асинхронного RS-тригера аналітично можна описатинаступним чином: (2-1), де, якщо, і p = 0, якщо.
Припустимо, що в розглянутому тригері комбінація сигналів R = 1, S = 1є забороненою, то є. Тоді, позначаючи R? X1 S? X2, Q (t)? X3,
Q (t +1) = F, отримаємо:
(2-2)
Зображаючи цю функцію у вигляді точкової діаграми, а потім перетворюючиїї в порогову діаграму і синтезуючи ФНП за алгоритмом синтезу ФН, отримаємонайпростішу схему RS-тригера, показану на малюнку 2-1а. Неважкоперевірити, що за відсутності сигналів R і S (R = S = 0) одиничне стантригера, тобто збуджений стан нейрона, стійко завдякизворотного зв'язку з прямого виходу. Нульове стан тригера такожстійко, тому що воно відповідає не збудженому стані нейрона. Принадходженні сигналу R = 1 або S = 1 стан нейрона, отже, стантригера змінюється.
За функції (2-2) можна синтезувати також інші варіанти RS-тригерана ФНР, ФНЗ або ФНП, але вони не простіше даної схеми.
Припустимо в тригері дозволяється комбінація R = S = 1, тобто p = 1. Тодіз (2-1) будемо мати: (2-3).
Користуючись алгоритмом синтезу оптимального нейрона, отримаємо найпростіший
ФН, який реалізує цю функцію, тобто схему RS-тригера, яка показана намалюнку 2-1б. Як видно, тут замість ФН отриманий ПЕ. Однак при технічнійреалізації цей ПЕ вимагає більше компонентів (транзисторів і резисторів),ніж ФН, показаний на малюнку 2-1а, так як ПЕ має три синаптичнихвходу, а ФН - два (один синаптичних вхід вимагає чотири компоненти).
Елемент АБО в ФН додає на синаптичних вхід всього один транзистор.
Якщо отриману згідно (2-3) точкову діаграму піддаватиперетворення типу Px1x1 - то отримаємо нову точкову діаграму, заякої, синтезуючи мінімальний нейрон, отримаємо схему RS-тригера,показану на малюнку 2-1в. Як видно, тут вже потрібно один МЕ «2 абопонад з 3 ». У цій схемі вхід R працює з негативною логікою, то єлогічній одиниці відповідає низький потенціал.
Роботу синхронного RS-тригера аналітично можна представитинаступною системою функцій:
(2-4)де логічна мінлива З відповідає синхроімпульсів. Кожна з цихформул представляє функцію трьох змінних і виражається відповідноїточкової діаграмою.
Синтезуючи ФН, що реалізують ці функції, отримаємо два ідентичних ПЕ звагами 1, 1, 2 і порогом 2. Обидва ці ПЕ мають загальну вхідну змінну
С, а по інших аргументів відрізняються. Поєднуючи ці два ПЕ відповідно до
(2-4), отримаємо схему синхронного RS-тригера, показану на малюнку 2-2б.
Якщо по функції (2-5) синтезувати ФНП, то виходить нейрон заналогічною структурою та іншої полярністю синхроімпульса. Тут і даліприймається, що вхід (синапс) НЛЕ збуджений, якщо на нього подано високийрівень потенціалу.
На малюнку 2-3 наведено схеми простих D-тригерів з R і S входами на
ПЕ та ФН. Схеми побудовані таким чином, що в них повністю відсутнязмагання (гонка) сигналів. У схемах входи R і S працюють заасинхронного принципом, а інформаційний сигнал D записується в тригертільки під час вступу синхроімпульса. У схемі малюнка 2-3-а, вхід Rпрацює з негативною логікою, тобто в нормальних умовах при відсутностісигналу Вст. 0 на вході R є високий рівень потенціалу. Тутвикористовуються як прямі, так і інверсні значення синхроімпульсів. У схемімалюнка 2-3б, прямим виходом тригера служить інверсний вихід нейрона.
Найбільш простий з точки зору технічної реалізації є схемамалюнка 2-3б.
Розглянемо роботу схеми малюнка 2-3б. При відсутності вхідних сигналівсхема може перебувати в одному з двох стійких станів - нейронзбуджений (Q = 0) і не збуджений (Q = 1). При Q = 0, завдяки зворотного зв'язку,сумарна активність (?) синапсів дорівнює 2 або 1 в залежності від того,що є на інформаційному вході D. Оскільки, то в обох випадкахстан схеми стійке.
Припустимо Q = 1, D = 0Б тобто нейрони не збуджений і на інформаційномувході є низький потенціал. При надходженні синхроімпульса в нейронізбуджуються дві синапсу з вагами 2 і -1. Оскільки, то нейронзбуджується і зворотній зв'язок підтримує цей стан після зняттясинхроімпульса. Таким чином, з надходженням синхроімпульса (С) в тригерзаписується інформація 0, що має на вході D. Якщо на момент надходженнянаступного синхроімпульса інформація на вході D не змінюється, то стан
0 тригера також не зміниться. Припустимо тепер інформація на входізмінилася (D = 1). Тоді, оскільки З відсутній, стан тригера НЕзмінюється, так як в нейроні знову порушено дві синапсу з вагами -1 і
2 і. При надходженні С в нейроні виявляються порушеними всі трисинапсу і, оскільки, нейрон переходить у збудженому стані, тоє тригер перемикається на 1. В інших випадках схема працюєаналогічним чином.
У цій схемі, якщо на інформаційний вхід тригера подаватисигнал і поміняти місцями виходи, вийде D-тригер, інформаційнийвхід якого працює з негативною логікою.
Розглянемо тригери зі рахунковими входами, або так звані Т -тригери. У простому випадку Т-тригер можна побудувати на двох RS -тригерах типу малюнка 2-2а, з додаванням деяких входів або вентилів,як це робиться зазвичай при побудові Т-тригера на бульових елементах.
Однак при цьому буде потрібно 4-6 елементів, тобто схема виходитьскладною.
На малюнку 2-4 показана схема рахункового тригера, побудована на трьохмажоритарних елементах. Для роботи в рахунковому режимі на керуючі входиy1 і y2 подається постійно високий рівень потенціалу 1. При кожномунадходження рахункового сигналу Т вихід Q-тригера перемикається впротилежний стан, причому робочим перепадом є негативнийперепад рахункового сигналу, тобто тригер працює за принципом Master-
Slave, МЕ1 і МЕ2 утворюють провідний тригер, а МЕ3-ведений. На малюнку 2-4праворуч показана часова діаграма роботи тригера. Максимальна частотаперемикання цього тригера в рахунковому режимі дорівнює:, де?-затримкаодного елемента.
На малюнку 2-5 наведено схеми Т-і RST-тригерів, побудованих на двох ФНРі ФНП відповідно. Обидві схеми працюють згідно з тимчасової діаграмі,наведеної на малюнку 2-5 внизу. Верхній нейрон Нм реагує напозитивний перепад рахункового сигналу і називається провідним (Master)елементом, а нижній нейрон Нs реагує на негативний перепад рахунковогосигналу і називається веденим (Slave) елементом. Підпорядкованому нейрон Нsнагадує попередній стан тригера на час, що дорівнює тривалостізапускає сигналу. Ця властивість схеми в деякий момент часумістити в собі інформацію як про поточний, так і про попередньому стані --дуже важливо. Як буде показано далі, воно широко використовується припобудові логічних пристроїв на таких тригерах.
Розглянемо роботу тригера малюнка 2-5а. Припустимо, що тригерзнаходиться в стані 0, тобто Q '= Q = 0, і на вхід Т надходить сигнал
(високий потенціал). Цей сигнал збуджує нейрон Нм через синапс з вагою
1, а нейрон Нs залишається в збудженому стані, оскільки в ньому доперемикання Нм порушено дві синапсу з вагами 1 і -2 і сумарнаактивність, а після перемикання Нм порушені всі три синапсу звагами 1 і -2 і сумарна активність. Таким чином, поки на вході Тстоїть високий потенціал, Нм знаходиться у збудженому стані, а Нs - взбудженому. Після зняття сигналу на вході Т (поданий низький потенціал)нейрон Нs також переходить в збуджений стан завдяки синапси,пов'язаного з виходом Q ', а нейрон Нм не змінює свого стану.
Отже, за один період вхідного сигналу тригер перемикаєтьсяповністю зі стану 0 в стан 1. Зворотне перемикання зі стану
1 в стан 0 відбувається аналогічним чином.
Максимальна швидкодія тригера на малюнку 2-5 у рахунковому режиміодно:. Для встановлення тригера у стан 0 або 1 достатньо навідповідний вхід подати позитивний імпульс з тривалістю, тоє R-та S-входи тригера працюють за асинхронного принципом.
На малюнку 2-6 показаний ведучий-ведений (Master-Slave) D-тригер
(далі будемо називати MSD-тригером) з пари фазним входом і тимчасовадіаграма його роботи. При надходженні синхроімпульса його позитивнийперепад записує інформацію D в провідному нейроні Нм, при цьому станведеного нейрона залишається тим самим. Негативний перепад синхроімпульса,стан провідного нейрона записує в підпорядкованому нейроні Нs. Як видно,інформація на виході цього тригера з'являється з затримкою, що дорівнюєтривалості синхроімпульса. Тому цей тригер іноді називають такожзатриманим D-тригером на відміну від простого D-тригера.
Як відомо, універсальним типом тригера є JK-тригер,який може працювати як в режимі синхронного RS-тригера, так і в режимі
Т-тригера і MSD-тригера. Розглянутий на малюнку 2-4 Т-тригер можнаперетворити на JK-тригер, якщо на керуючі входи y1 і y2 подати сигнали
J і K відповідно, а на вхід Т подати синхроімпульсів. Якщо ж на вхід у1подати сигнал D, а на вхід y2 - сигнал, то цей тригер перетвориться на
MSD-тригер з парафазним входом.
На малюнку 2-7 наведена схема JK-тригера на АБО - нейронах. Хоча всхемі використовуються пряме і інверсне значення тактуючого сигналу, алезмагання (гонка) сигналів повністю відсутній. При J = K = 1 тактуючогосигнал не впливає на тригер. Якщо J = K = 0 або ці входи об'єднані з входом
, То тригер працює в рахунковому режимі, тобто перетворюється на Т -тригер. В інших випадках тактуючого сигнал записує вхідніінформацію в тригер, причому знову верхній нейрон є ведучим, анижній - веденим.
Розглянемо роботу наведеного JK-тригера. У початковому станівідсутній тактуючого сигнал, тобто C = 0, а. При цьому тригерможе знаходитися або в стані 0, або в 1. Обидва ці стани тригерастійкі. Дійсно, припустимо тригер знаходиться в стані 0. Цеозначає, що Q = Q '= 0. Нм не порушено, тому що в ньому порушені одинпозитивний і один негативний входи, сума ваг яких менше порога
(+1). Отже, стан Нм стійке. У Нs збуджений негативнийвхід, пов'язаний з. Тому стан Нs також стійке.
Аналогічним чином стійко також одиничне стан тригера,коли Q = Q '= 1, завдяки зворотнім зв'язкам із прямих виходів нейронів до своїхж позитивним входів.
При відсутності тактуючого сигналу (С = 0) зміна інформації навходах J і K не впливає на тригер. Припустимо тригер знаходиться в стані 0і J = 1, K = 0. Поки С = 0, тобто, сигналу J не діє напозитивний вхід Нм, пов'язаний з елементом АБО, залишається порушеною,так як J = 1, а гальмує вхід гаситься, тому що К = 0. У результаті Нмпорушується, тобто Q '= 1. Цей сигнал не може порушувати Нs поки С = 1.
При знятті тактуючого сигналу високий потенціал виходу Q 'підтримує Нму збудженому стані і одночасно збуджує Нs, тобто виходить
Q = 1.
Таким чином, позитивний пере?? ад тактуючого сигналу перемикає
Нм, а негативний перепад - Hs. У підсумку після одного тактуючогоімпульсу тригер перемикається з стану 0 в стан 1.
У цьому стані, коли Q = 1, J = 1, K = 0, при повторному надходженнітактуючого сигналу стан Нм, отже, і стан всьоготригера не зміниться, тому що при С = 1, обидва входи Нм залишаютьсяпорушеними, причому позитивний вхід від сигналу J, негативний вхідвід сигналу Q.
При з'єднанні входів J і K з входом або при подачі на входи J і
K постійного низького потенціалу (J = K = 0) тригер змінює свій стан напротилежне при кожному надходженні тактуючого сигналу С, тобтоперетворитися на Т-тригер.
Роботу описаного JK-тригера можна виразити таким чином:
, Де Q (t) - стан тригера в момент t.
Якщо на входи J і K тригера подавати інверсні значення сигналів, тотригер буде працювати аналогічним чином. Для переходу в рахунковий режимнеобхідно на ці входи подавати сигнал 1 або об'єднати їх зі сходом С.
На рисунку 2-8 показаний варіант JK-тригера, де використовуютьсяоднополярним тактуючого сигнали C і всі виходи працюють з позитивноїлогіці.
Можна навести безліч інших варіантів тригерів, побудованих на
ПЕ і ФН різних типів.
Використана література
1. С. О. Мкртчян «Проектування логічних пристроїв ЕОМ на нейронних елементах», Москва, «Енергія», 1977, стор.74-78
2. С. О. Мкртчян «Проектування логічних пристроїв ЕОМ на нейронних елементах», Москва, «Енергія», 1977, стор.40-49
--------------- --------< br>Рис. 1. Синхронний Рис. 2. Асинхроннийдешифратор на три дешифратор на тривходу входу
Рис. 3. Асинхроннийдешифратор на однотипних ПЕвходу входу
Рис. 4. Асинхронний
Вісімкове-двійковий шифратори
Рис. 5. Синхронний вісімкове-двійковий шифратори на МЕ
Рис. 6. Електрична схема вісімкове-двійкового шифратора наперемикачах струму
Рис. 2-1. Асинхронні RS-тригери
Рис 2-2. Синхронні RS-тригери
Рис. 2-3. Прості RSD-тригери (засувки)
Рис. 2-4. Лічильний тригер на МЕ
Рис. 2-5. T-тригери типу MS на ФН
Рис. 2-6. D-тригер типу MS з парафазним входом
Рис. 2-7. JK-тригертипу MS на ФНО
Рис. 2-8. Варіант JK-тригера на ФНР
