ЕОМ » Українські реферати

ЕОМ

Мікропроцесори.
1. Приклад організації циклічного виконання операцій.

Розрахувати цифровий пристрій, призначений для виконання операціїмноження двох 4-х розрядний слів. Множимо В = 1101. Множник А = 1011.

У 1101 множимо

А 1011 множник

1101 частковий добуток 1

1101 частковий добуток 2

100111 частковий добуток 3

1101 частковий добуток 4

10001111 добуток

Мал. 1.

Як випливе з мал.1 операція множення полягає в послідовному виконаннідвох простих операцій - знаходження суми двох слів і зсув вправо частковогодобутку, або вліво множимо на один розряд. Звідси випливе, що дляпобудови пристрою, що виконуватиме вказану операцію, необхідно мати такіцифрові елементи:
- послідовний регістр;
- суматор;
- паралельні регістри для запам'ятовування даних;
- пристрій для управління.

На малий. 2 представлений можливий взаємозв'язок між елементами, якіутворюють схему.

Множимо записується в регістр В з відкритими виходами, якіпідключаються до входів слова В у суматорі.

множник А записується в старші розряди послідовного регістру, а виходисуматора підключаються до молодших розрядів.

Чотири молодші розряди виходу послідовного регістру з'єднані з входамислова В у суматорі.

Блок керування (БК) має два входи та два виходи.

Вхід синхронізації Т від зовнішнього тактового годинника організуєчастоту виконання операцій. Вхід D з виходу D7 старшого розрядупослідовного регістру призначений для організації знаходження суми. Виходи
БК V та С призначені відповідно для виконання операцій знаходження суми таоперації зсуву інформації на 1 розряд в послідовному регістрі. Виконанняоперації перемноження відбувається в наступній послідовності.

Мал. 2.

При наявності першого сигналу Т повинна виконуватись операціязнаходження суми В з інформацією, що записана в молодших розрядахпослідовного регістру. На цей час там записаний нуль. При наявності сигналу
"1" в D7 послідовного регістру в ПК формується команда V - потенційнийсигнал, який дозволяє суматора SM виконати операцію і одночасно записатирезультат в молодші розряди послідовного регістру. При іншому тактовоюсигналі формується сигнал С, що зсуває інформацію послідовного регістру на
1 розряд і тим самим замінює в D7 значення останнього розряду множимо напередостанній. При наступному тактовою сигналі знов повинен формуватисьсигнал V, але він може з'явитись лише у випадку, якщо в D7 на цей часзнаходиться "1". При наявності "0" в цьому розряді регістру сигнал V нез'являється і операція знаходження поточної суми не виконується. Далі зновформується сигнал С.

З аналізу роботи, не вдаючись в побудову графу станів та таблиціпереходів, легко розрахувати схему ПК (мал. 3), робота якої зрозуміла безпояснень.

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _

D | ПК |

|
| V

|
|

T |
|

|
|

|
| C

|
|

| _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ |

Мал. 3.

Робота розробленого кінцевого автомату може бути описана наалгорітмічному рівні (мал. 4), вона буде відповідати діаграмі станів.

Цей скорочений алгоритм повністю відповідає послідовності роботи схемиперемножувача, приведеного на мал. 2. Як схема, так і алгоритм не єповністю завершеними в тому плані, що вони не зв'язані з пристроямипам'яті, з яких можна брати нові дані для обробки та поміщати результатвиконання операції. Якщо їх доповнити вказаними операціями, то наведенийалгоритм буде завершений.

Кожна операція, що виконується в розглянутому алгорітмі і, відповідно, всхемі, називається мікрокомандою.

сформулюємо тепер початкову термінологію.

Завершений набір послідовності одиниць і нулів називається словом.
Слово, над яким виконуються якісь операції, називається операндом. Слово,яке керує виконанням операцій з операндом називається командою. Набіркеруючих сигналів називається мікрокомаедою. Завершена послідовністьмікрокоманд, що закінчується виконанням операції називаєтьсямікропрограмою. Принцип використання мікропрограм для реалізації алгоритмівназивається мікропрограмуванням. Мікропрограмування є одним з головнихпринципів, що лежать в основі більшості сучасних систем обробки інформації.

Приведена термінологія стосується алгоритму (мал.4). Відповідно мимаємо термінологію і до апаратних засобів, що реалізують алгоритм.

Регістр, в який заноситься операнд перед виконанням над ним операціїназивається регістром операнда.

Регістр, в який заноситься команда, під дією якої буде виконуватисьоперація називається регістром команд (РК).

Регістртр, в який заноситься результат виконання опрації називаєтьсярегістром-акумулятором (РА). В загальному вигляді арифметико-логічнийпристрій (Алп), в якому виконуються окремі мікрокоманді має вигляд, поданийна мал.5.

Запис. Зчіт.

Запис.
Запис.

Зчіт.
Зчіт.

Мал.5

Розглянемо роботу ААП на прикладі виконання однієї операції. Спочаткупо тактовій сигналах "Запис" записується в РК код операції, а в РО --операнд. Але при подачі сигналу "Запис" в РО одночасно подається сигнал
"Зчитування" з РА. Тому інформація, що зберігається в РА передається вчастину РВ. Після того, як процеси передачі інформації встановлять,подається сигнал, що забезпечує одночасне зчитування з РО і РК. Завдякицьому на виходи комбінаційного Алп одночасно поступають операнд і кодоперації. Одночасність забезпечується незалежно від того, в якому порядкуподаються слова на входи регістрів. В цьому і полягає суть синхронізації.
Через інтервал часу, достатній для встановлення процесів в Алп, подаєтьсясигнал на запис результату в РА.

Розглянута схема дозволяє розкрити питання про те, як виконатинайпростішу операцію, яка по відношенню до РА може розглядатись як замінаодного слова іншим. Більш повно суть виконання операцій пояснює схема,наведена на мал.6.

Блок регістрів загального призначення (РЗП) - це регістри, щопризначені для тимчасового збереження інформації, що підлягає обробці.
Головна особливість РЗП полягає в тому, що записати в ці регістри можливотільки слова з внутрішньої магістралі данних. В цих регістрах зберігаютьсяоперанд, що підлягають обробці і сюди заносяться слова після виконанняоперацій.

Процедура виконання операцій зараз проходить в наступній послідовності.
З БК поступають сигнали "зчитування" на вибраний РЗП і сигнал "Запис" на
РВ. Необхідне слово проходить через внутрішню магісталь з вибраного РЗП в
РВ. Одночасно з БК поступає код операції на сигнал "Запис" на РК. Післявиконання операції з БК поступає сигнал "Запис", а потім сигнал
"Зчитування" на РА і сигнал "Запис" на один з РЗП, куди поступає нове словочерез внутрішню магістраль.

Але якщо необхідне слово відсутнє в РЗП, то його необхідно знайти в ОЗПза конкретною адресою. Формування адресів ОЗП займається спеціальний блок
- Блок адресації (БА).

Вікорістовубться наступні способи формування адресів ОЗП.

Безпосередня Адресація - адреса елемента пам'яті або декількох адресівформується безпосередньо з БА.

Відносна Адресація - з БА віймається частина адресного слова і до ньогододається (за правилами арифметики) друга його частина, яка можезнаходитись, наприклад, в одному з РЗП.

Побічна Адресація - з БА вибирається адрес елемента ОЗП. Слово, щознаходиться по вибраному адресу використовується в якості адреси іншогоелемента ОЗП в якому і знаходиться необхідна інформація.

Складна Адресація - адреса елемента ОЗП, звідки віймається операнд, абокуди розміщується результат, формується в результаті складних перетворень
(асоціативна пам'ять). При виконанні окремих дій при відносній та складнійадресації БА звертається до Алп. При таких ситуаціях під дією БК між БА та
Алп проходить інтенсивний обмін інформацією.

З використанням додати блоків використання окремої операціїпроходити в наступній послідовності.

Етап 1. Чергова команда з сформованої в БА адреса ОЗП через буфер шиниданних подається на внутрішню магістраль данних. Буфер данних - це регістр,що вирішує задачі синхронізації при обміні данними процесора з зовнішнімсередовищем. Відповідні сигнали синхронізації для звернення до ОЗПформуються в БК. Одночасно сигнали синхронізації поступають в процесор позовнішній шіні керування і в БК перетворюються на необхідні внутрішнісигнали керування. Важливо пам'ятати, що описання внутрішньої мови МП можебути іншим, ніж мова вікорістовуєма Алп.

Етап 2. Одна частина описання команди через внутрішю магістраль даннихпоступає в БК, який перетворює її в код операції та необхідний набірсигналів керування. Формування коду операції та керуючих сигналів - головнафункція БК. Друга частина описання команди подається в БК, який перетворюєїї на адресу операнда.

Етап 3. На основі сформованих на попередньому етапі адресів з пам'ятіабо, як виключення, з РЗП достається операнд, який по внутрішній магістраліданних подається на вхід Алп. БК при цьому формує всі необхідні сигнали.

Етап 4. Алп виконує операцію в відповідності до раніше описаноїпослідовності.

Етап 5. Результат операції через внутрішню магістраль данних подаєтьсяв РЗП або через буфер данних в ОЗП по адресі, що формується в БА.

Етап 6. БА формує адресу, по якій з БА віймається описання черговоїкоманди.

Як відомо з опису роботи алгоритмів існують два можливі способи заданняпослідовності виконання правил алгоритму. Перший - це натуральнапослідовність, відповідно до якої слідом за даним правилом виконуєтьсяправило, безпосередньо слідуюче за ним. Стосовно до розглянутих схем цеозначає, що описання команд записується в елементи пам'яті послідовно позростанню адреси елемента, тобто фізична адреса - це по суті номер елементапам'яті.

Натуральна послідовність виконання команд реалізується за допомогою
БА. Для цього в ньому знаходиться лічильник адресів команд (ЛАК), якийвказує число, представляючи адресу команди, що виконується. Кожного разупісля виконання команди це число підвищується на 1. Потім це число черезбуфер шини адресів передається в пам'ять для виводу чергової команди.

Другій спосіб задання послідовності виконання команд - це безумовнийта умовний переходи. Безумовний перехід виконується на основі черговогоправила алгоритму, тобто: слідом за даним словом виконується правило,команда (описання) якого зберігається в елементі пам'яті з такою адресою.
Ця адреса входить до складу команди, або знаходиться по одному з вищеописаних способів. В будь-якому випадку адреса чергової команди приреалізації правила безумовного переходу записується в ЛАК, замінюючи ранішеіснувавше там число. Всі ці дії віконуюються під керуванням БК.

Порядок виконання умовних переходів також задається черговим правиломалглрітма. Також правило (команда) окрім адреси елемента пам'яті, щозберігає команду, до якої повинен виконуватись перехід, має описання деякоїумови, наприклад a> b. Якщо ця умова виконується, адреса з команди умовногопереходу записується в ЛАК, простіше, раніше записане число, що задавалоадресу команди, збільшується на 1. Якщо ж умова не виконується, то перехідвідбувається за правилами безумовного переходу. Перевірка виконання абоневиконання умови виконується в Алп, які крім формування результатувиконання операції видають спеціальні сигнали, наприклад "Результат = 0",
"Результат має (-) знак", які використовуються при прийнятті рішення і привиконанні умовного переходу.

Використовуються різні способи організації послідовності виконання команд,наприклад переривання. Переривання називається послідовність дій, врезультаті яких виконання даного алгоритму тимчасово припиняється і замістьцього починає виконуватись інший алгоритм. Щоб потім повернутись довиконання перерваний алгоритму, в перелік дій по реалізації перериваннявходять дії по перезапису числа лічильника ЛАК з РЗП в ОЗП. Прибагатосходінковому перериванні створюється послідовність чисел ЛАК і РЗП,що зберігаються в ОЗП в заданому порядку. Цей порядок забезпечуєтьсяспеціальним пристроєм - показником стеку (ПС), який також входить до складу
БА.

переривання виконуються по "Запиту на переривання", що надходить зовніпо шіні керування.

Шина керування є не настільки розгалудженою, як адресна. По ній, крімсигналів переривання, проходять сигнали синхронізації, готовностіпідключених зовні пристроїв та ін.

З викладеного випливе важливий висновок: яка б не була операція, щовиконується процесором, вона вимагає для реалізації великої кількостісигналів керування. Всі ці сигнали умовно розподіляються на такі групи:

- код операції;

- адресна частина;

- ознаки;і в цілому формують формат команди.

Прийнято розподіляти різні операції на п'ять основних груп.

Операції пересилки. Вони передбачають Перезапис слова або групи слів зодного елемента пам'яті в інший. Типовим прикладом таких операцій єПерезапис слів з ОЗП в РЗП та навпаки. Алп у виконанні таких операційучасті не бере. БК виробляє сигнали, що відкривають входи-виходивідповідних регістрів, або елементів пам'яті. Звідки взяти пересілаємеслово і куди його помістити визначають керуючі сигнали, які об'єднані вадресній частині (більш детально ці питання будуть розглянуті пізніше). Унайбільш простих випадках пересилки слова з одного РЗП в інший, адресначастина має всього два сигнали, один з яких дозволяє зчитування з РЗПвідправника, а інший - дозвіл запису в РЗП одержувача. Пересилкавідбувається через внутрішню магістраль даних. У випадках складних видівадресації адресна частина може складатись з декількох слів, які є абоадресами, або числами, що додаються до адреси. Пересилка в таких випадкахможе виконуватись на протязі декількох етапів, а в формуванні адресівактивну участь бере Алп, який одержує відповідні команди від БК.

Арифметико-логічні операції. Ці операції виконуються Алп. Особливістьвиконання таких операцій вже була описана вище. Адресна частина включаєадресою операнда і може складатись з одного біта, дозволяючи читати з РЗП,або групи слів, які беруть участь у формуванні складної адреси.

Операції переходів по програмі. В даному випадку код операціївідноситься до блоку адресації. Алп використовується лише колиперевіряється виконання умовного переходу. Адресна частина зберігає адресуелемента пам'яті, з якої дістається команда, що повинна виконуватись слідомза даною. Умови переходу можуть знаходитися в коді операції, а також в тійчастині команди, що називається словом "ознаки".

Операції звернення до зовнішних пристроїв. Особливості цих операційбудуть розглянуті пізніше. Формально їх виконання майже не відрізняєтьсявід операцій пересилки.

Решта операцій. До цієї групи відносяться операції, які не ввійшли допопередніх груп, наприклад, операції переривання.

викладений в цьому розділі матеріал дає загальні поняття про принциппобудови процесора та деякі особливості взаємодії його блоків. Реальніпроцедури відрізняються за різними ознаками, але завжди залишаютьсянаступні базові принципи їх побудови:
1. Процесор реалізує алгоритм, описання якого зберігається в тому чи іншому пристрої пам'яті, зовнішньому по відношенню до процесора

(говорять, процесор працює по зберігаємій програмі).
2. Принцип мікропрограмування - кожна операція управляється відповідною мікрокомандою. Це найважливіший принцип, що забезпечує універсальність процесора.
3. Наявність системи внутрішньої та зовнішньої синхронізації.
4. Принцип магістральної організації.

Загальна структура мікропроцесорної системи.

Інтерфейс. Виконання того чи іншого алгоритму можливо при наявностімікропроцесора та пристроїв, в яких зберігається програма. Відомо, щопрограма - це сукупність команд (правил), що виконуються в послідовності,заданій алгоритмом. Команди вибираються з пам'яті в послідовності, щозадається процесором. Процесор визначає адреси елементів пам'яті, в якихзберігаються необхідні данні. Данні передаються в процесор, деперетворюються у відповідності з командами, і результати операціїпередаються знову в пам'ять.

Вказана взаємодія процесора з зовнішньою пам'яттю відображається мал.7.

Мал. 7.

Будь-яка мікропроцесорна система працює разом з рядом зовнішнихпристроїв, одержуючи від них необхідну інформацію та передаючи іншу. Длязв'язку з зовнішнімі пристроями існує інтерфейс (interface). Цим терміномпозначається весь комплекс пристроїв, правил та технічних засобів, щорегламентують та за?? езпечують обмін інформацією між мікропроцесором
(включаючи пам'ять) та зовнішнімі пристроями. Головними в інтерфейсі єшини, або, як їх часто називають, магістралі. Магістраль - це сукупністьпровідників, для яких строго нормовані рівні "0" та "1". Потужністьсигналів на шинах повинна бути достатньою для живлення необхідної кількостіпрієднуєміх до них пристроїв. Для забезпечення цієї потужностівикористовуються спеціальні мікросхеми - шинні підсилювачі (ШП). Реальнімікросхеми ШП забезпечують рівні сигналів ТТЛ, мають вихідну потужність 500мВт, та струм навантаження до 100 мА. Коефіцієнт підсилення їх - 105.

ШП повинні підсилювати сигнал, що передається в двох напрямках.

Варіант ШП наводиться на мал. 8.

Вх Вих

Вх Вих у

VT5 у

Мал. 8. а) б)

Підсилювач ключового типу виготовлений з двох каскадів на VT1, VT2 та
VT3, VT4 відповідно, та однонаправленої ключа на VT5. Двохкаскаднійпідсилювач підсилює вхідні сигнали без інверсії, а передача сигналу навихід забезпечується при наявності нульового керуючого сигналу у. При у = 1транзистор VT5 закривається і канал "Вх", "Вих" обривається.

В ШП використовується два типи підсюлювачів. Другий тип передає сигналпри у = 1, а при у = 0 закривається. Реальна схема ШП містить в собі ряд ШП (на
4, 8 інформаційних каналів) (мал. 9).

Схема допоміжно забезпечується спеціальною логікою, яка вирішуєпроблеми однонаправленої передачі інформації, відповідно до табл.1.
Допоміжна логіка обумовлена необхідністю гарантії тільки однонаправленоїпередачі інформації. При проектуванні складних цифрових схем виходять зтого, що розроблена схема повинна бути такою, щоб була виключена будь-якакомбінація сигналів, при якій можлива поява аварійної ситуації.

Одною з можливих аварійних ситуацій в даному випадку є можливістьодночасного включення двох підсилювачів, що призведе до збудженнянеконтрольованих автоколівань в них.

За призначенням, шини поділяються на три типи:

- Адресні;

- данних;

- керування .

Але реально як в мікропроцесорній техниці, так і в комп'ютерній часто дві шини суміщують шляхом мультіплексування, що дещо знижує їх швидкодію, але набагато зменшує кількість виводів мікросхем.

| Х2 | Х1 | У1 | У2 | А0 (В0 | В0 (А0 |
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 0 |

Табл.1. АN

у1 у2

х1 х2

Мал. 9.

Порт

Мал. 10.

Порти та адаптори. До інтерфейсних шин можуть підключатись різніпристрої зі своїми рівнями "0" та "1", своїм форматом команд та данних таіншими особливостями. Для вирішення проблем узгодження периферійнихпристроїв з шинами використовуються спеціальні пристрої, які називаютьсяпортами (ports). Вони виготовляються як окремі мікросхеми, або входятьскладовою частиною до мікропроцесорних комплектів. Обов'язковими елементамибудь-якого порту є:

- дешифратор адреси;

- шинний підсилювач.

Дешифратор адреси призначений для дешіфрації адресних сигналів таформування керуючих сигналів для ШП.

Реально зовнішні пристрої можуть мати різні форматікоманд та данних,працювати на своїх частотах синхронізації та інше. У таких випадкахпристрій, який узгоджує роботу мікропроцесора та ЗП, повинен вирішуватизадачі синхронізації та узгодження форматів данних. Частково ці функціїможе виконувати спеціальний буферний регістр послідоного типу. Вже при йогонаявності повинна формувалися відповідна послідовність взаємозв'язанихсигналів для запису данних в регістр, визначення, формування та створеннянеобхідного формату, синхронізації, як з роботою зовнішнього пристрою, такі мікропроцесора. Все це в строгій послідовності повинно використовуватисьяк при передачі слова з ЗП в МП, так і навпаки. Фактично в розглядаємомувипадку необхідне мікропрограмне керування, яке неможливо безмікропрограмного автомату.

Але всі ці перелічені операції не вирішують проблеми взаємоз'язкупроцесора з зовнішніми пристроями ще й тому, що повинна забезпечуватисьсінхронність передачі-прийому команд та данних. Для забезпеченняасинхронного взаємозв'яку необхідно, щобмікропрграмній автомат зовнішньогопристрою міг звертатися до зовнішньої оперативної пам'яті за тими жадресами, що і мікропроцесор. В такій структурі розглядаємій взаємообмінможе виконуватись через узгоджені області адресного простору, в якіпроцесор буде записувати результати обробки тієї інформації, яку зовнішнійпристрій передав сюди раніше.

В такому разі мікропрграмній автомат перетворюється на мікропроцесор,який називається програмуємім періферійнім адаптером (ППОС).

Використовуються різні види взаємозв'язку між центральним процесором та
ППОС. В структурах мікропроцесорних систем з розглянутим раніше інтерфейсом
ППА може звертатись до ОЗП по тим же шин, що і центральний процесор. Утакій ситуації повинна витримувати необхідна взаємодія між процесором та
ППА в використанні шин. Ця взаємодія полягає в тому, що ППА спеціальнимисигналами запитує в ЦП дозволу на використання шин. Якщо ЦП дає дозвіл, тоспеціальним сигналом він сповіщає про це ППА, а сам переходить на режимвиконання внутрішніх команд. Відповідні порти переводяться в третій стан.
Ситема сигналів, що приводить до тимчасового користувача шинамивідноситься до категорії сигналів по "Захоплення ШИН". Режим роботи ППА з ОЗПназивається режимом прямого доступу до пам'яті.

Система команд мікропроцесорів.

Самим низьким рівнем, який дозволяє описувати роботу цифрових пристроїв
- Це рівні логічних станів їх входів та виходів - таблиці станів.

Наступним рівнем є спосіб описання - це мова значень вхідних тавихідних сигналів, що складають мову мікрокоманд, та записуються 16-річнимикодами.

Сукупність адресів та керуючих сигналів називаються мікрокомандою.

Третій рівень формалізації описання роботи мікропроцесора - це мовакоманд - тобто строга послідовність мікрокоіанд, що записується в пам'яті
МП.

Тобто, команда, це слово, або набір слів, які дешіфруються ПК здопомогою ПЗП або ПЛМ в послідовність мікрокоманд. Звідси витікає, що будь -який процесор має строго фіксований і обмежений набір команд, який єхарактерним для даного процесора.

Будь-яка мікрокоманда характеризується своїм форматом. Під форматоммікрокоманді розуміється її протяжність та призначення кожного біта або їхгрупи.

Команди, також мають свій фіксований формат. (Протяжність мікрокоманді
- Це стандартна для даного процесора кількість біт в слові Алп). Узалежності від протяжності команди, вона може складатися з одного, двох, татрьох слів.

Формат пам'яті мікропоцесорної системи також тісно пов'язаний здовжиною слова. Тому при зберіганні таких команд відповідновикористовується адресний простір та пам'ять. Якщо, наприклад, командаскладається з трьох слів, а використовується з послідовною адресацією, тодля зберігання такої команди використовуються три послідовні адреси. Длятого, щоб таку команду вибрати з пам'яті, необхідно мати спеціальні засоби,щоб забезпечити її представлення в ПК як єдине ціле.

Структура команд повністю залежить від структури мікропроцесора, аленезалежно від типу процесора прийнято вважати, що однослівні командиповністю складаються з коду операції. Двослівні команди складаються з кодуоперації та однослівного операнда DN (N - кількість розрядів в слові).
Тріслівні команди також складаються з двох частин: перша частина - кодоперації, а друга - адреса, або двослівній операнд D2N.

Вікортстовуємі типи команд тісно пов'язані з внутрішньою організацієюта алгоритмом функціювання мікропрограмного автомата ПК процесора, тавнутрішньою системою синхронізації.

МП система функціонує синхронно з частотою тактових сигналівзовнішнього генератора. В залежності від типу мікропроцесоріввикористовується одно-або двохфазна синхронізація. Незалежно від цього вмікропроцесорних системах використовуються більш тривалі інтервали часу,ніж тактовий інтервал зовнішнього генератора. Одним з таких інтервалів ємашинний цикл - це інтервал, протягом якого МП звертається до пам'яті абопристрою вводу-виводу. Машинний цикл (МЦ) складає тільки частину циклукоманди. На початку кожного МЦ на одному з виходів МП з'вляється сигналсинхронізації він передається по лінії шини керування в ОЗП або пристроївводу-виводу і "сповіщає" про початок нового МЦ, в результаті чогодосягається узгодження в часі зовнішніх пристроїв з роботою МП.

Цикл команди - це інтервал часу, необхідний для виборки з пам'ятікоманди, та її виконання. Він складається з 1-5 машинних циклів. Їхконкретне число залежить від складності операції, яка виконується в даннійкоманді і дорівнює числу звернень МП до пам'яті. Тривалість виконаннякоманди визначається кількістю тактів в циклі команди та тривалістю такту.

T 2T 3T 4T T 2T 3T T 2T

1й МЦ 2й МЦ 3й МЦ

Цикл команди

Вибірка команди Вик. ком.

Мал.11

пртягом циклу команди, що ділиться на дві фази, робота МП виконується втакій послідовності. Пристрій керування задає початок чергового циклушляхом формування сигналу, по якому число, що знаходиться в лічильникукоманд, відправляється в буферний регістр адреси і через ньогонаправляється в ЗП, де дешіфрується. Після приходу від МП сигналу керування
RD з елемента пам'яті, що знаходиться по вказаній адресі, зчітується словокоманди, яке подається по шіні данних в буферний регістр данних, а потім впристрій керування, де дешіфрується з допомогою коду операції. Цяпослідовність операцій називається фазою виборки. За нею слідує виконавчафаза, в якій пристрій керування формує послідовність сигналів, необхіднихдля виконання команди. За цей час число, що знаходиться в лічильникукоманд, збільшується на 1 і формується адреса команди, що стоїть слідом завіконуємою. Вона зберігається в лічильнику до приходу сигналу, що задаєпочаток чергового циклу команди.

Окрім адреси елемента в якому зберігається необхідний байт від МП до ЗПпоступає сигнал по шіні керування, який визначає характер операції - запис,або зчитування. Виконання вказаних операцій проходить протягом інтервалучасу, що називається часом доступу. По закінченні цього інтервалу від ЗП в
МП подається сигнал готовності, який є сигналом початку прийому, або,відповідно, передачі сигналів в ЗП. До одержання сигналу готовності МПзнаходиться в стані очікування. Інтервал часу між імпульсами звернення дозовнішніх пристроїв та одержання від них відповіді називається цикломочікування.

Якщо, наприклад, цикл команди розглядати відповідно до команди вводуданних, то перші два машинних цикли будуть відноситись до фази виборки, атретій - до фази виконання команди. В усіх машинних циклах передаєтьсяадреси, але в кожному циклі адреса належить своєму адресату, в першому - цеадреси елемента, де здерігається код операції, в другому - адреса порту, щоздерігає байт данних, в третьому - адреса акумулятора мікропроцесора, кудиповинен поступити байт данних з порту.

-----------------------< br>Р0

P 1

. < p>.

БК

Початок

Добуток = 0

Показник лічильника N = 0
Множимо = В
Множник = А

Біт А = 1?

Скласти В з частковим добутку

Зсунути регістр на

1 розряд вправо

N = N + 1

N = 4?

Кінець

Так

Ні

Так

Мал. 4.

Алп

РА

РВ

РК

Блок керування

Алп

РВ

РА

Блок

РЗП

ЛАК

БА

НД

Буфур шини керування

Буфер шини адреів

Буфер шини данних

Зовн. шина керування

зовн. шина

адреів

зовн. шина

данних

Внутрішня магістраль данних

Шина данних

ШП

ЗП

ТАК

Адресна шина

Шина керування

А0

В0

VT2

VT1

VT3

VT4

Процесор

Шина данних

Шина команд

Адресна шина

ПЗП

ПВВ

ОЗП