Електронно обчислювальні машини та обчислювальні системи

Інформатика, програмування

Типи обчислювальних машин (ВМ).

ВМ розрізняють:

За способом подання та обробки інформації (аналогові та цифрові, гібридні, комбінованого типу).

За середовищі подання та обробки інформації:

механічні;

електромеханічні;

гідравлічні;

- пневматичні;
- оптичні ;
- магнітні;

Історія ВМ.
1833. - Ч. Бебідж. Ввів програмне управління за допомогою перфокарт
(Англія).
1890р. - Холлеріт. Сконструював табулятор, суматор і перфоратор.
1944р. - Г. Цузе і Айкен спроектував Марк1 (релейна обчислювальнамашина).
1946р. - Моучлі, Еккерт сконструювали електронну машину «ЕНІАК».
1950р. - Серійне виробництво ЕОМ у США.
1951р. - Київ, інститут електроніки, Лебедєв сконструював МЕСМ.
1954р. - Москва-БЕСМ.

За призначенням ЕОМ класифікуються наступним чином:
1. Універсальні;
2. Проблемно-орієнтовані;
3. Спеціалізовані.

Режим роботи:
1. Однопрограмних ВМ.

1. індивідуального користування.

2. машинно-пакетної обробки.
2. Мультипрограмному ВМ.

1. пакетна обробка.

2. машини колективного користування.

1. без поділу часу.

2. З поділом часу.

Кількість процесорів:
1. Однопроцесорні.
2. Мультипроцесорні.
3. Багатомашинні системи.

Класифікація за способом об'єднання та розміщення:
1. Зосереджені.
2. Системи з телеоб'едіненіем або теледоступ.
3. Обчислювальні мережі.

За особливості функціонування:
- Без режиму реального часу.
- З режимом реального часу.

За набором параметрів:
1. Супер-ЕОМ - для вирішення великомасштабних обчислювальних задач, для обслуговування великих баз даних.
2. Великі ЕОМ - для комплектування відомчих і регіональних центрів.

Представники: IBM S/390 (1-10 процесорів) - продуктивність (1,5 -

160міл. Оп/сек).
3. Середні ЕОМ - для управління складними процесами, що використовуються в якості серверів. Представники: RS/6000, AS/400.
4. Персональні та професійні ЕОМ - для індивідуальних користувачів.
5. Вбудовувані мікропроцесори - побутова техніка.
6. Калькулятори.

Основні характеристики обчислювальних машин.
1. Технічні характеристики:

1. Зовнішні:

1. Продуктивність.

2. Швидкодія.

3. Швидкодія при виконанні операцій з плаваючою точкою.

4. Продуктивність по Гібсону (на наборі завдань).

5. Об'єм оперативної пам'яті.

6. Кількість периферійних пристроїв.

2. Внутрішні:

1. Довжина слова процесора.

2. Довжина слова ОП.

3. Наявність буферної (КЕШ) пам'яті.

4. Швидкість передачі інформації ядро ПУ.
2. Експлуатаційні характеристики:

1. Споживана потужність.

2. Габарити.

3. Надійність.

4. Обслужіваемость.
3. Економічні характеристики:

1. ціна нової ЕОМ.

2. Вартість обслуговування.

3. Вартість експлуатаційних витрат.

4. Загальний коефіцієнт ефективності.

Області і способи застосування ЕОМ.
1. Автоматизація обчислень.
2. Системи управління - починаючи з 60-х рр.. Вимоги: вони повинні більш дешеві в порівнянні з великими машинами. Повинні бути більш надійними;
3. Завдання штучного інтелекту.

Існують дві моделі ЕОМ:
1. Модель фон Неймана (1945г.). Передбачає: Автоматичне програмне керування вирішенням завдань.
2. Спільне зберігання програм і даних в ОП. Гарвардська модель (1944г.).

Передбачає виділення пам'яті під дані та програми.
3. Проміжна. З використанням тегів і дескрипторів. ТЕГ - покажчик виду інформації. Дескриптор - таблиця, що описує розміщення інформації в пам'яті машини.
При розробці архітектури ЕОМ потрібно враховувати наступні моменти:
1. Загальна структура машин.
2. Організація обчислювально процесу.
3. Способи спілкування користувача з ЕОМ.
4. Логічна організація подання, зберігання та перетворення інформації.
5. Логічна організація спільної роботи різних пристроїв.
6. Логічна організація спільної роботи апаратних і програмних засобів.

Формати інформації:
1 біт (б), 1 байт (8б), слово, поле, запис, файл і т.д.
| Покоління | Етапи постановки та вирішення завдання |
| я ЕОМ | |
| | Посту | Вибір | Прогр | Орган | Отримати | обчислюва |
| | Новка | алг-м | амір. | Из. |. | лення |
| | Завдань | а | На | Вич. | Маш. | |
| | І | | яз. | проце | пр. | |
| | | | | ССА | | |
| 1 | | | | | | |
| 2 | | | | | | |
| 3 | | | | | | |
| 4 | | | | | | |
| 5 | | | | | | |

Людина - машина - людина

Причини стрімкого зростання персональних комп'ютерів.
1. Висока ефективність застосування і мала вартість у порівнянні з іншими класами.
2. Можливість індивідуального безпосереднього спілкування з ЕОМ без посередників, програмістів і обмежень.
3. Великі можливості при обробці інформації.
4. Висока надійність і простота експлуатації.
5. Можливість розширення та адаптації до особливостей застосування.
6. Наявність розвиненого ПЗ для всіх сфер людської діяльності.
7. Простота використання, заснована на дружньому інтерфейсі.
8. Можливість об'єднання машин в мережу.
9. Можливість підключення до персональних комп'ютерів різних периферійних пристроїв. Можливість вбудовування ПК в системи САУ.

Інформаційно - логічні основи побудови ЕОМ.
Переваги двійкової системи:
1. Більш проста реалізація алгоритмів виконання арифметичних і логічних операцій.
2. Більш надійна фізична реалізація основних функцій.
3. Економічність і простота апаратної реалізації схем ЕОМ.

Операція складання з плаваючою точкою.

A10 = 1,375, B11 =- 0,625, C = A + B

A2 = 0 1.011, A = 0,1375 * 101

B2 = 1 0.101 = 00 1 001 = 01 1 0101, B =- 0,0625 * 101
(p = p1 - p2 = 1.
B2ok = 01 1 1010, B2дк = 01 1011
А2ok = 01 01011, А2дк = 0101011

Т.ч. 01 11010 0111011

+ +

01 01011 0101011

1 00101 0100110

00110 = С2 С10 = 0,75
С2н = 0,011, С10 = 0,75

Множення і ділення чисел з плаваючою точкою.
При збільшенні/розподілі порядки складаються/віднімаються. Мантисивідповідно множаться або діляться. Знаки результат формується шляхомскладання знаків операнда.

Арифметичні операції над двійковій - десятковими числами.
Кожна цифра десяткового числа кодується тетрадою, і знак числа кодуєтьсятеж тетрадою.
1. Додавання починають з молодших цифр зошити і виробляють з урахуванням перенесення.
2. Знак суми визначається знаком найбільшого доданка.
3. Для того щоб забезпечити своєчасний перенесення проводиться десяткова корекція. До кожної тетраді додається число шість. У результаті здійснена коригування суми - із зошита, звідки не було перенесення, віднімається 6. При цій корекції перенесення із зошита блокуються.
4. При відніманні до тетраді з великим кодом додається інша тетрада в додатковому коді. І вибирається знак.

Логічні основи ЕОМ.
Кількість можливих функцій: 22n

При n = 0 N = 21 = 2
Yi = 0 - заземлення;
Або y1 = 1 - Генер.n = 1, то N = 4
| x | Y0 | Y1 | Y2 | Y3 |
| 0 | 0 | 1 | 0 | 1 |
| | 0 | 1 | 1 | 0 |
| 1 | | | | |

Ген повт інв

Правила алгебри логіки.
1. ХV1 = 1 X * 0 = 0

XV0 = X X * 1 = X

2. XVX = 1 X * X = 0

XVX = XX * X = X

Закони алгебри логіки.

1. Х1Х2 = Х2Х1 - комутативність
2. (Х1Х2) Х3 = Х1 (Х2Х3) - асоціативний
3. Х1 (Х2VX3) = X1X2VX1X3 - дистрибутивний
4. X1VX1X2 = X1 (1VX2) = X1 * 1 = X1 - поглинання
5. X1X2VX1X2 = X1 (X2VX2) = X1 * 1 = X1 - склеювання
6. (FVX) (FVX) = F
7. XVXF = XVF X (XVF) = XF - згортки
8. Правила Де Моргана
- X1VX2 = X1X2
- X1X2 = X1VX2

Порядок проектування логічних схем.
1. Словесний опис.
2. Формалізація опису - запис таблиці істинності.
3. Запис функції в СДНФ або СКНФ.
4. Мінімізація.
5. Представлення мінімізованого вираження у потрібному базисі.
6. Виготовлення пристрою.
7. Тестування.

Елементна база ЕОМ.

Елемент - вузол - блок - пристрій

Класифікація інтегральних схем:
- за складністю
1. ІС - мала ступінь інтеграції (десятки транзисторів).
2. СІС - середні (сотні транзисторів).
3. БІС - великі (десятки тисяч транзисторів).
4. НВІС - надвеликі (мільйони транзисторів).
5. УБІС - ультрабольшіе (десятки мільйонів транзисторів).
- За типом сигналів
1. Потенційні.
2. Імпульсні.
- За технологією виготовлення
1. МОП структура (МДП структура).

1. КМОП-компліментарні.

2. NМОП - напівпровідники n-типу.

3. рМОП - напівпровідники р-типу.
2. ТТЛ - логіка.
3. ЕСЛ.
4. U2Л.
- За особливостями функціонування
1. Формують - генератори.
2. Логіка комбінаційні схеми.
3. Запам'ятовувальні.

Комбінаційні схеми.
До них відносяться ЛЕ: «Не», «І», «АБО», «І-НІ», «АБО-НЕ», дешифратори,суматори комбінаційні, компаратори.

Схеми з пам'яттю.
1. Тригери:
- JK
- RS
- D
- T
2. Накопичує суматор.
3. Регістр.
4. Лічильник.

Проблема розвитку елементарної бази.
Циклічний шарове виготовлення елементів (частин) електронної схеми зциклу: програма - малюнок - схема. За програмою на напиленьфоторезісторний шар наноситься малюнок майбутнього шару мікросхеми. Малюнокпротравлюючих, фіксується, закріплюється і ізолюється від нових шарів.
Нанесення малюнків називається фоторезістолістографія. Зараз застосовуєтьсяоптична лістографія. Але дифракція, інтерференція і т.п. обмежуютьточність. Існує також електронна (лазерна) лістографія, іонна йрентгенівська лістографія. Розміри скорочують для того, щоб можна бутизбільшити частоти (чим більше розміри транзистора, тим більше його ємність).
Але зменшення розмірів призводить до того, що питома потужністьзбільшується. Вона збільшується зі зростанням напруги живлення і зі зростаннямчастоти. Зменшення напруги небажано. Максимальна частота, якаможе бути в елементах 1011 - 1012 Гц. Такий рівень частоти може бутитільки в СІС. Будуть використовуватися ССІС - надшвидкісні ІС середньоїступеня інтеграції. Використовуються кремнієві і арсенід галівие мікросхеми.
Перспективи:
Новий напрямок - використання надпровідності і тунельного ефекту
(для зменшення потужності) і біомолекулярних технологія.

Характеристики ТТЛ:
1. Uпіт = 3,3 В; 5В.
Стандартна серія: 74ххх-США; К155 ... - Росія.
Tзд.р. = 10нс.
2. З зниженим споживанням: 74L ... - США; К134 ... - Росія.
Tзд.р. = 33нс.
3. З підвищеною потужністю: 74b ... - США; К131 ... - Росія.
4. З діодами Шотки (ТТЛШ) 74S ... - США; К531 ... - Росія.
5. Малопотужні ТТЛШ 74LS ... - США; К555 ... - Росія.

Функціональна та структурна організація ЕОМ.
Функціональна організація включає в себе:
- види кодів, використані для представлення інформації (аудіо, відео, відображення інформації, перешкодозахищеність коди);
- система команд (CISC, RISC, система довгих команд);
- алгоритми виконання машинних операцій;
- технологія виконання різних процедур і взаємодія програмного і апаратного забезпечення;
- способи використання пристроїв, при організації спільної роботи;
- структурна організація: способи реалізації функцій ЕОМ.

Структурні компоненти:
1. АС:
- елементарна база;
- функціональні вузли та пристрої;
2. Програмні модулі (обробники переривання, драйвера, com, exe, bat файли).

ЕОМ поділяються на сумісні і несумісні. У свою чергу сумісні діляться на програмно сумісні і технічно сумісні.

Склад мікропроцесорного комплекту.
- Системний таймер;
- мікропроцесор;
- співпроцесор;
- контролер переривань; - контролер прямого доступу до пам'яті (DMA);
- контролери пристроїв введення-виведення.

Пристрої ЕОМ поділяються на: ядро ЕОМ (повністю електронне) іпериферійні пристрої (електронні, електромеханічні, з тепловоїприродою).

Нейтральні пристрої зв'язані між собою системною магістраллю.

Склад магістралі.

1. Шина даних;

2. Шина адреси;

3. Шина керування.

Інтерфейс системної магістралі.
- Кількість ліній у ША, ШД, ШУ.
- Порядок розміщення конфліктних ситуацій (цим управляє контролер переривань).

В складу ядра входять:
- МП
- ВП
- Додаткові пристрої (системний таймер, контролери і т.д.)
Ядро розміщується на системній платі.

Компіляція полягає в перетворенні початкового модуля в Об'єктовиймодуль, але в ньому відсутні додаткові програми, необхідні длявиконання.

Редактор зв'язку об'єднує всі необхідні для виконання процедури воб'єктному коді в єдину програму, яка готова до виконання.

Особливості управління основною пам'яттю ЕОМ.

Виділення пам'яті.
Може виділятися програмістом або ОС.
Розміщення ділиться на: статичне і динамічне (в процесі). У своючергу статичне ділиться на більше і менше запланованого.

Оверлейна структура програми: завантажується головна частина, а рештапо черзі. Для того, щоб зв'язувати окремі сегменти в єдину програмупотрібно 7 трансляцій адрес.

Така структура адрес накладає обмеження 2.
1. Обмеження макс сегментів.
2. Обмежується макс зміщення в сегменті.

Динамічна трансляція адрес при сегментної організації програми.
Адресний простір.
| Прг.Д | Таблиця | ОП |
| | Сегментів | |
| | № | Адреса в | 0 |
| | Сег. | ОП | ОС |
| 0 | 1 | 75 | 75 |
| сег1 | | | Прг.Д |
| 20кБ | | | Сег1 |
| 0 | 2 | 125 | 95 |
| сег2 | | | Прг.А |
| 10кБ | | | |
| | | | 125 |
| | | | Прг.Д |
| | | | Сег2 |
| 0 | 3 | 205 | 135 |
| сег3 | | | Прг.В |
| 20кБ | | | |
| | | | 205 |
| | | | Прг.Д |
| | | | Сег3 |
| | | | 225 |

Початкова адреса таблиці сегментів заноситься в регістр початку таблицісегментів (РНТС). В даний час застосовується сегмент - сторінковаорганізація пам'яті. Програма складається із сегментів, розмір яких можебути будь-яким менше максимального. А сегменти складаються зі сторінок, що розміряких суворо визначений (зазвичай 4кБ). При такій адресації у основногоадреси є три параметри: номери сегмента і сторінки, і відноснийадресу.

Віртуальна пам'ять.
Імітація роботи машини з максимально наявної в НД пам'яттю, включаючизовнішню, і звану режимом віртуальної пам'яті. Теоретично доступнакористувачеві ОП визначається тільки розрядністю адресній частині команди.
При роботі програми та частина, яка необхідна для виконання поточноїкоманди викликається в ОП та розміщується там. Інша частина розміщується восередках зовнішньої сторінкової пам'яті або в слотах. Слот - це заповненазаписуємося область у зовнішній сторінкової пам'яті. Вона дорівнює розмірусторінки. НД з двадцатіразрядним адресою може мати 16Мб адресуєтьсяпростору; з 32 - х розрядним - 4ГБ. Завантаження в ОП - переписуєкілька сторінок із зовнішньої пам'яті в ОП. Коли сторінка більше не потрібна,вона завантажується в зовнішню пам'ять (ВП).

Сторінкова схема організації абсолютної адреси при сегмент - сторінкової організації пам'яті.
Біт недоступності = 1, якщо цієї сторінки немає в ОП.

Алгоритм функціонування ЕОМ при обробці команди.
1. Адреса з лічильника команд виставляється на шину адреси системної магістралі (ША СМ). І одночасно подається сигнал читання на шину управління (ШУ).
2. Зчитування адреси з шини адреси (ША) у регістр адреси (Рг.А).
3. Виставлення команди на шину даних (ШД) і сигнал управління на шину управління (ШУ).
4. Процесор передає число, тобто команду, з регістра даних у регістр команд процесора.
5. Розпакування команди, тобто виділення коду адреси та адресної частини.
6. Визначення до чого відноситься команда (на чому виконувати і т.д.).

Встановлюється адресу пристрою.
7. Якщо процесорна команда, то передача КОП в пристрій керування процесора (УУ Пц.).
8. Адресна частина передається на ША СМ і одночасно сигнал читання на ШУ

СМ.
9. З ВП дані виставляються в Рг.Д., а потім на ШД.
10. З ШД на магістраль процесора і потім в АЛП подаються дані.
11. Виконання операції в АЛП.
12. Запис результату з мікропроцесора на ШД і одночасно адреса результату на ША, а на ШУ сигнал запису.
13. З ШД записується на Рг.Д., ОП, а з ША на Рг.А. ВП це запис результату в ОП.
14. На ШУ сигнал «виконано».
15. Перехід до пункту 1.
7а. Центральний процесор виставляє на ША СМ адреса (№) пристрою. Цей номер доступний всіх пристроїв. А на ШУ виставляється на ШУ сигнал відгуку.
8а. Пристрій, номер якого збігається з заданим, виставляє на ШУ сигнал відгуку.
9а. ЦП виставляє на ШД команду для пристрою, а на ШУ сигнал про выставленной команді.
10а. Пристрій, що підтверджує прийом команди - воно виставляє про це сигнал на ШУ.
11а. ЦП, отримавши це підтвердження, переходить до наступної команди.
Коли ЦП перейшов до наступної команді, то може виявитися, що підтвердженняще на настав. У мультипрограмному режимі ЦП може перейти до виконанняіншої команди.
Примітка до 9а. У більшості випадків цей пункт має бути розширений --повинна бути перевірка готовності пристрою і управління його роботою:
- Пошук пристрою.
- Визначення його технічного стану.
- Обмін інформацією.
Вся ця послідовність дій виконується за допомогою інтерфейсів вводу -виводу.

Стандартні інтерфейси.
- Паралельний Centronics.
- Послідовний RS - 232
- Plug & Play - інтерфейс сам визначає паралельний або послідовний.

Переривання. Кожна програма в момент виконання характеризується словом станупроцесора (ССП). Там завжди зберігаються:
- Адреса наступної команди (Кд).
- Стан регістра прапорів.
- Додаткові відомості.
При отриманні сигналу переривання програми виконує до кінця свою Кд ізберігає ССП. Потім запускається програма обробки переривань. Післязакінчення програми обробки переривань відновлюється ССП перериваньпрограми, і вона (програма) продовжує виконуватися.

Переривання IBM PC.
1. Переривання BIOS (BIOS - система введення-виведення), переривання з адресою

00 .. 1F.
2. Переривання ОС (DOS або WINDOWS), адреса: 20 .. FF.

Типи переривань.
1. Апаратні переривання.
2 - Відмова харчування.
8 - Таймер.
9 - Клавіатура.
12 - Адаптер зв'язку з іншими об'єктами.
14 - НГМД - накопичувач на гнучкому магнітному диску.
15 - пристрій друку.

2. Логіка - виробляються в ЦП.
0 - Ділення на нуль.
4 - Переміщення результату.
1 - Покроковий режим роботи.
3 - Зупинка в контрольній точці.

3. Програмні - за запитом програми.
Команда обробки переривань називається обробником переривань.
Переривання - це дія, коли програма тимчасово припиняє своєвиконання і передає управління обробникові переривання. По закінченніобробки перервана програма автоматично відбувається повернення довиконання перерваної програми з тієї точки, де відбулося переривання.

Система пам'яті ЕОМ.
Завдання при розробці пам'яті:
1. Підвищення швидкодії обміну.
2. Вся пам'ять повинна сприйматися як щось єдине, ціле.
ЗУ призначений для прийому, зберігання та видачі інформації.

Основні характеристики.
1. Час звернення до ЗУ.
2. Обсяг ЗУ.

Класифікація ЗУ.
1. Напрямок обміну.

1. Одностороння - ПЗУ, CD-ROM.

2. Двостороння.
2. За способом організації.

1. Стрічкові ЗУ.

2. Обертаються - магнітні барабани, магнітні диски, СД.

3. Матричні.

4. Променеві.

5. Ре-циркулярні.

6. Механічні - перфострічки, перфокарти.
3. За способом звернення.

1. З довільним (прямим) доступом.

2. З послідовним доступом.
4. За призначенням.

1. Регістрові ЗУ.

2. ОЗУ.

3. КЕШ - пам'ять.

4. ПЗУ.

5. Довготривала пам'ять (зовнішні ЗУ).
5. По можливості зберігання інформації при відключенні живлення.

1. Зберігання інформації без джерела живлення (диски, ПЗУ).

2. Зберігає інформацію при наявності харчування (ОЗУ, регістрові ЗУ, КЕШ).

3. ЗУ тимчасово зберігають інформацію при джерелі живлення. Це динамічні п/п ЗУ. Їм потрібна регенерація.

4. ЗУ що забезпечують збереження інформації при тимчасовому відключенні ВП.

Логічна організація пам'яті.
Розрядність шини адреси.

ХТ - процесор = 20Б - 1МБ

286й -- процесор = 24Б - 16Мб
386й - процесор = 32Б - 4ГБ

Види адресного простору.
Основна пам'ять - 1МБ (перший мегабайт)

Режими комп'ютерів 386 і вище.
1.Реальний
2.Защітний
3.Вертуальний мультипрограмному
Основна пам'ять доступна в будь-якому режимі. У реальному режимі доступнатільки основна пам'ять (convenctention memory).
Цей 1МБ поділяється на такі складові частини:

- верхні 384кБ - для обчислювальної системи (A0000 ... FFFF).

- Нижні 640кБ -- для програм користувача (00000 ... 9FFFF).

Види адресного простору:
1.Основні пам'ять - 1МБ (00000 ... FFFFF)
2. Область верхній пам'яті = 384кБ (А0000 ... BFFFF)
3. Область старшої пам'яті - HMA
4. Розширена пам'ять - Exteneted - це вся пам'ять, що більше 1МБ і доступна в захищеному режимі.
5. Додаткова пам'ять - Expended - аналогічно розширеної пам'яті.
6. Відеопам'ять - VideoRAM
7. ПЗУ адаптерів та спеціальної ОЗУ
8. ПЗУ системної BIOS
Зовнішня пам'ять розподіляється наступним чином:
1. перший 128кБ - відеопам'ять (A0000 ... BFFFF)
2. другий 128кБ - для програм BIOS адаптерів (C0000 ... DFFFF)
3. третій 128кБ - для системної BIOS (E0000 ... FFFFF). Тут же розташовані програми для перевірки при включенні (діагностики) та первинної системної завантаження.

Способи адресації в першому ПК (в реальному режимі).

Лінійний адреса = адресу сегменту + адреса зсуву.

Адреса сегмента зберігається в регістрі CS (16б).

Адреса зміщення зберігається в регістрі IP (16б).

Розширена пам'ять XMS. Для того, щоб вона була доступна використовуютьспеціальні драйвери:

HIMEM.SYS
QEMM.SYS
Область старшої пам'яті - це область пам'яті в один сегмент (64кБ) після
1МБ.
Для того, щоб використати цю пам'ять існує драйвер XMS.SYS.

Фізична організація пам'яті.
1. Двосторонні ЗУ.
Складовою частиною є елементи пам'яті:
1. Бістабільних тригер - статична пам'ять (SIM).
2. Електронний ключ на польовому транзисторі - динамічна пам'ять (DIM).
3. Магнітний сердечник - ферритові пам'ять.

Це все були статичні запам'ятовуючі елементи, тобто Вони можуть зберігатиінформацію як завгодно довго, поки є живлення.

Найпростіші схеми динамічної пам'яті.
Повинно виконуватись умова Сз.е.>> Ср.ш.

Інформація повинна відновиться.

Режими роботи ЗУ.
1) зберігання
2) читання
3) запис
4) регенерація (для динамічної пам'яті)
5) читання - модифікація - запис (зчитує дані змінюються, і записуються за цією ж адресою).
Переваги п/п ЗУ.
1 ) велика місткість при малих розмірах
2) високу швидкодію
3) висока технологічність
4) низька ємність.
Недоліки п/п ЗУ.
1) втрата інформації при відключенні живлення
2) чутливість до впливу електромагнітних полів.

мультиплексованих адреси.

Спочатку записується у вхідний регістр старший байт, потім вінпересилається в регістр Y. Потім записується у вхідний регістр молодшийбайт. І він пересилається в регістр Х.

за повнотою структурної схеми ЗУ поділяються на:

- схеми без дешифрування адреси та даних

- без дешифрування даних

- без дешифрування адреси

- з повною дешифрування інформації.
За способом подачі даних - односпрямовані і двонаправлені.
За кількістю каналів - одноканальні і багатоканальні.
У мікросхемах ЗУ можуть бути наступні виходи:
1) логічний вихід (0 і 1), об'єднання через диз'юнкцію
2) вихід з відкритим колектором
3) вихід з відкритим емітером
4) з трьох стабільним виходом
5) з об'єднанням входу і виходу.

Графічне позначення мікросхеми пам'яті.
Керуючі сигнали можуть бути наступними.
1) Вибір кристала (мікросхеми) CS (дозвіл роботи).
2 ) Читання/Запис W/R (0 - запис, 1 - читання).
3) Сигнал дозволу звернення до мікросхеми ОЕ (при повному (не мультиплексному) адресі).
Якщо адреса мультиплексний, то керуючих сигналів більше:
1) CS
2) OE
3) W/R
4) RAS - сигнал вибору стробі адреси рядка
CAS - сигнал вибору стробі адреси стовпця.

Ці стробі керують і процесом вибору кристалу. Якщо хоча б одного зцих сигналів немає, то вибору не відбувається.
Параметри запам'ятовуючих мікросхем.
1) швидкодія (10 (200нс)
2) споживана потужність
3) вартість
4) місткість та ін Ємності деяких мікросхем
64К * 1б - 4164 (41-розрядність ,64-об'єм)
128К * 1б - 41128
64К * 4б - 41000
4М * 1 або 1М * 4 - 44000 .
Мікросхема К565РУ1. Рядок включає 64 запам'ятовуючих елементу. Всього 64 рядки (РУ - пам'ять).

Вхід - однорозрядних. Адреса - двенадцатіразрядний.

Схема матриці елементів (для одного рядка):

Сигнал з мультиплексора MS формується спеціальною схемою.

Режим роботи мікросхеми.

| CE | CS | RD | Режим | Створення Д0 | |
| 0 | x | x | Зберігання | високоомний вихід | |
| 1 | 0 | 0 | Запис, | (закритий вихід) Д | |
| | | | Регенерація | | |
| 1 | 0 | 1 | читання, | | |
| | | | Регенерація | (Д | |
| 1 | 1 | x | Регенерація | Д | |

Способи збільшення розрядності ємності блоків пам'яті на динамічноїпам'яті.

Збільшення ємності пам'яті.

Рядкова організація:

Напівпровідникові ЗП з інтерфейсом Mulypas.

Регенерація. Способи регенерації:
1. Програмний.
2. Апаратний.
3. Апаратно - програмний (IBM PC).
4. Автоматичне створення.

При програмному способі є програма. яка управляє регенерацією.
Спеціальний таймер кожні 2мс видає сигнал переривання і звернення довбудованого ПЗ регенерації, яка видає спеціальний сигнал регенерації,вступник у всю схему управління всіх схем ЗУ. За цим сигналом ДСвибору банку здійснюється включення всіх банків пам'яті ЕОМ. Після виборуцих банків здійснюється послідовне звернення до комірок пам'ятіусередині банку. Регенерація інформації відбувається для виборної комірці у всіхбанках. Час дію програми 150мкс.

Переваги - простота, Недоліки - великі витрати часу до 10%.

Апаратний спосіб. У пристрої управління кожного блоку пам'яті маєспеціальний генератор регенерації, з виходу якого кожні 27мксвиробляється імпульс, за яким блокується звернення до ЗУ з боку
ЕОМ і організовує внутрішній неповний цикл зчитування з деяких осередківпам'яті. Є лічильник адреси рядків, розрядність якого залежить відрозрядності запам'ятовуючих мікросхем. Через 27мкс відбувається нове зверненнядо ЗУ але вже з іншою адресою.

Переваги - швидкість.

Недоліки - необхідність синхронізації регенерації між різнимибанками пам'яті, ускладнення апаратної частини.

Апаратно - програмний спосіб. Будується на мікросхемах контролерахрегенерації динамічної пам'яті (КДП або КПДП).

Контролери розрізняються:
1) розрядністю слів
2) розрядністю шини адреси

Контролер формує сигнал RAS і CAS. При надходженні сигналурегенерації з таймера ККД здійснює неповну регенерацію пам'яті повмісту регістра адреси, яке змінюється всередині контролера.

Авторегенерація. Може застосовуватися, коли відеопам'ять є частиною ОЗУі = 1/2 ОЗУ.

Цикл обробки інформації тоді складається з двох рівних частин: обробкиі відображення. Одночасно із зверненням до відеопам'яті відбувається обігдо аналогічної комірці пам'яті ОЗУ і відбувається регенерація.

Особливості організації пам'яті на ЗУ статичного типу.

(+) 1. Простота, тому що немає необхідності регенерації.

(-) 2. Порівняно невелика місткість, тому що більше габарити, ніж у DIM;висока споживана потужність і велика ціна.

(+) 3. Висока швидкодія.

КЕШ - пам'ять в даний час ділиться на 2 рівня.
1) Розташована в самому процесорі 256кБ. Загальна тривалість доступу tдост .= 5 -

10нс. Розрядність - 32 розряду.
2) КЕШ - пам'ять 2-ого рівня. Зовнішня, встановлюється на платі. Об'єм від

256кБ до 1МБ, tдост .= 15нс.Разрядность 64 біта. Швидкість 528МБ/с.

Необхідність КЕШ - пам'яті - узгодження швидкостей роботи процесора і
ЗУ. Мікросхеми пам'яті: К1802РП6 (32 * 9), КМ1804ІР3 (8 * 4), К1802ІР1 (16 * 4).

Режими роботи:

1. Одиночний.

- читання тільки А

- читання тільки В

- запис тільки за адресою А

- запис тільки за адресою У

2. Парний.

- читання за адресою А і В

- запис за адресою А і В

3.Перекрестний.

- читання по А, запис по В

- читання по В, запис з А

WR - запис, CE - дозвіл звернення до каналу, RD - читання.

Дозвіл здійснює за низьким рівнем (лог. 0).

Адреси по каналах А і В не повинен збігатися.

безадресні ЗУ.

1. Стек.

2. Магазин.

3. Асоціативне ЗУ.

4. Динамічне (цепочечное) ЗУ

Стек - FILO. LIFO. тобто first in last out або навпаки (1-им прийшовостаннім пішов).

За допомогою стека здійснюється передача інформації у процедурі. Стеквикористовується при переривання. Використовується в циклах.

У стеку є вершина, накопичувач, покажчик в стек. Є командизапису (PUSH) та вилучення (POP).

Глибина стека: кількість слів яке може вмістити стек.

Існує 2 способи організації стека:

- програмний -- в ОЗУ

- апаратний в процесорі - в процесорі

Покажчик стека - це регістр вказує скільки регістрів стека зайнято.

Способи зміни вмісту стека:

- декрементівний -1

- інкрементний 1

Якщо стек переповнений, то можуть бути втрачені або 1-й елемент, або всіелементи.

Магазин (черга) - FIFO, тобто first in first out.

К1002ІР2 (32 * 8) - мікросхема, що реалізує магазин (32-слова на 8розрядів).

RAWR - готовність до запису, тобто можна ще записати чи ні.

RARR - готовність до читання, тобто регістр не порожній.

E - дозвіл зчитування з 32-го регістру.

ER - служить для стирання інформації в 1-му регістрі.

Запис відбувається в 1-й реєстр.

Асоціативні ЗУ (АЗУ). Це безадресні ЗУ звернення до яких ведеться завмісту пам'яті.

Переваги - відразу вибираються всі елементи, що задовольняють даному кодуознаки, тобто адреса не потрібен. Виграш при зчитуванні багатьох комірок пам'яті.

Структурна схема.

БМУ - блок місцевого управління.

Структурна схема матриці АЗУ.

ЗЭ - запам'ятовуючий елемент, ЧШ1 - числова шина 1, ШІС - шина індикаціїзбігів. n - кількість елементів у рядку (стовпці), N - кількістьрядків. РШ1-1 - розрядна шина 1-1.

На розрядну шину подаються коди вхідного числа. Для проведення порівняннякожен ЗЭ супроводжується логікою збіги. Ця логіка здійснюєпорівняння коду ознаки з кодом зберігається в ЗЭ.

Кожен ЗЭ забезпечується схемою рівнозначності. А потім на шинуреалізації збігу реалізується кон'юнкція.

Кількість кроків опитування буде визначатися розрядності: lопр .= N * n.

Опитування може бути:
1. Послідовно по рядках і по стовпцях.
2. Паралельно по стовпцях і послідовно по рядках.
3. Паралельно по рядках і послідовно по стовпцях.
4. Паралельно по рядках і по стовпцях.

Цепочечние ЗУ. Утворюється ланцюжок регістрів та інформація з деякоючастотою передається постійно, замикаючись по кінцях.

Або

Процесори

Основні характеристики і параметри процесорів.

I. Архітектура
- структура команд (довжина, поділ по полях)
- система команд (кількість груп)
Види архітектури процесорів:
1. Процесори з традиційною архітектурою
CISC - комплексна система команд (безліч самих команд і різнихструктур)
Приклад: Intel.
Команда виконує досить велику функцію.
2. RISC - скорочена система команд.
Менше команд. Самі команди коротше і мають однаковий розмір. Функції,які виконує одна команда, менше, ніж у CISC.
Переваги: 1 легше забезпечувати розпакування команди

2 краще апаратна реалізація RISC - процесора
Недолік: 1 потрібно більше команд для реалізації програми, ніж в CISC
- Процесорі
2 RISC не дозволяє забезпечити ефективну конвеєрну обробку з великимчислом ступенів конвеєра
Приклад: Apple, Alpha.
3. VLIW - дуже довге слово команди.
Прямо протилежне RISC.
Команд не багато, але вони дуже об'ємні.

II. Технологія: 0.8, 0.5, 0.3, 0.25, 0.18, та 0.15 мкм. Це розміри п/п.
1) Площа кристала процесора 50ч300 см2.
2) Кількість транзисторів у процесорі: 1ч15 млн. шт.
3) Тактова частота 100 ... 450 МГц. У перспективі до 1 ГГц.
4) Розрядність
- внутрішня 32-64 біт (до 128 біт)
- шина даних і адреси (зовнішня) 16-64 біт
5) Кеш-пам'ять 1-го рівня
- загальна
- КЕШ-команд і КЕШ-даних 8x8-32x32 кБ
6) Кількість конвеєрів. 2 ... 10 зараз. У плані 32 конвеєра.
7) Набір пристроїв для обробки інформації.
Найчастіше можуть бути:
- цілочисельні пристрої IU є завжди.
- Пристрій для обробки чисел з плаваючою точкою FPU
- пристрій обробки команд переходів BPU
- пристрій управління пам'яттю MMU
- підтримка DMA - прямого доступу до пам'яті
8) Потужність споживання - 2.5 ... 10 Вт
9) Напруга живлення - 2.5 ... 5 Вт

Класифікація процесорів
1. За архітектурі
2. За призначенням

2.1 для персональних комп'ютерів

1. ПК професійного рівня (Pentium)

2. ПК побутового рівня (Celeron)

1. для портативних комп'ютерів

2. для серверів

3. для мультимедіа комп'ютерів (MMX)

4. для багатопроцесорних систем

5. спеціалізовані процесори

1. для обробки цифрових сигналів

2. для обробки аналогових сигналів

3. математичні співпроцесори

4. графічні співпроцесори

5. процесори вводу-виводу

6. сервісні процесори

7. транспьютерние процесори, - мають спеціальну конфігурацію для вирішення спец. завдань
3 За поколінням
Основні вироб?? Ітел: Intel, AMD, Cyrix.
Процесор - це будь-який пристрій, що виконує деякі дії.
У Вт під процесором розуміють пристрій, що виконує в автоматичномурежимі певну послідовність операцій:
- арифметичні
- логічні
- операції керування
- операції переходу
Команда складається з мікрокоманд і означає якусь операцію, якаскладається з мікрооперацій.
Мікрооперацій - це функціональна елементарна операція, яка виконується заодин тактовий інтервал і приводиться в дію одним керуючим сигналом.
Мікрокоманд - це сукупність мікрооперацій, що виконуються паралельно вчасу під дією декількох керуючих сигналів, що надходять в одномутакті.
Вбудоване - це набір мікрокоманд, що забезпечує виконання заданоїоперації або команди.

Принцип академіка Глушкова (Джона Вілкса) для побудови пристроївобробки цифрової інформації.

УУ - це комплекс засобів автоматичного керування процесом передачі іобробки інформації.
УА призначений для вироблення керуючих послідовностейфункціональних сигналів на основі заданого коду операції та оповіщаютьсигналів про особливості операндів і результатів операції, що надходять від
АЛП.

Групи операцій

1. арифметичні

1. з цілими числами

2. з числами з фіксованою крапкою

3. з числами з плаваючою точкою

2. операції з іншими видами інформації

1. з логічними адресами

3. операції з зображеннями

4. зі звуком

3. операції управління і зв'язку

1. операції керування обчислювальним процесом

2. операції зв'язку з зовнішніми пристроями

3. обробка переривань

4. діагностичні операції

5. операції завантаження

Способи реалізації операцій.
1) Апаратно-мікропрограмная реалізація.
2) У вигляді Біб-ки стандартних підпрограм
Переваги 1: висока швидкість.
Недолік 1: ускладнення процесора.
У більшості випадків 2-м способом виконуються функції (sin, cos, exp іт.д.)
3) Використання додаткових блоків або співпроцесорів

Робота процесора.

Структурна схема мікропроцесора.

1. АЛП - виконує логічні і арифметичні операції над даними. Може бути одне або декілька АЛУ.
2. БРгП - СОЗУ (понад ОЗУ) - місцева пам'ять з невеликою ємністю і високої швидкодії. Рг цього блоку вказуються в командах програм і служать для зберігання операндів; акумулятора, як Рг, покажчика стека.
3. УУ - виробляє послідовність керуючих сигналів, що ініціюють виконання відповідної послідовності мікрооперацій, забезпечуючи виконання поточної команди. Є УУ з жорсткою і керованої логікою.
4. Бург - призначений для тимчасового зберігання керуючої інформації.

Містить Рг-и стану процесора, Рг-и запитів переривань і ін керуючі Рг-и і тригери.
5. Блок зв'язку - інтерфейс процесора. Організовує обмін інформацією між процесором і ПП і захист ділянок ОП від недозволених звернень, а також зв'язок процесора з іншими пристроями і систем