Багатопроцесорна ВІДМОВОСТІЙКО ОБЧИСЛЮВАЛЬНА СИСТЕМА
1 Призначення МВС
Проектована МВС призначена для вирішення науково-технічних завдань і
дослідницьких завдань, що відрізняються великою обчислювальною потужністю, а також
можливе використання проетіруемой МВС в системах реального часу.
 
2 Склад МВС
Проектована МВС складається з наступних функціональних частин:
процесорні модулі
централізований контролер пріоритетних переривань
банк глобальної пам'яті
зовн пристрої
централізований арбітр доступу до загального ресурсу
блок вибору ПЕ-майстра
Процесорні модулі складаються з таких функціональних вузлів:
процесорний елемент
локальна пам'ять
блок контролю
комутатор
внутрішній автомат арбітра доступу до загального ресурсу
 
 
3 Технічні вимоги
3.1 Загальні технічні вимоги
3.1.1 Стійкість до зовнішніх факторів впливає
Основні технічні параметри стійкості наведено в табл. 1.
Механічні фактори:
Проектована МВС повинна зберігати зовнішній вигляд і працездатність після
багаторазового впливу ударних навантажень з піковим прискоренням не більше 5g при
тривалості дії ударного прискорення 10-15 мс, а також витримувати
вібраційну навантаження з амплітудою віброперемещенія 0,1 мм в діапазоні частот 25
Гц.
Захист від попадання твердих тіл, проникнення води і торкання струмоведучих
частин за ГОСТ 14.254-80 ступінь IР33.
Таблиця 1 - Основні технічні параметри устойчівостіПараметри та одиниці
ізмереніяНорма
1Допустімий діапазон температур, оС +5 ... +40
2Максімальная допустима відносна вологість при температурі 25оС,% 80
3Діапазон допустимих атмосферних тисків, кПа80 ... 105

Захист від внутрішніх і зовнішніх електричних і радіаційних перешкод
Радіаційна стійкість за ГОСТ 15484-74.
Стійкість до індустріальних перешкод за ГОСТ 25211-79.
Харчування
Живлення від мережі змінного струму напругою 220В.
Комплектність Багатопроцесорна обчислювальна система, шт.1
Керівництво по експлуатації, еск.1
Тара пакувальна, шт.1

Окремі технічні вимоги
МВС будується на основі двійкової системи числення. Процесорні елементи
реалізовані з виконанням суміщення вибірки і виконання команд. Обсяг
локальної пам'яті в кожному процесорному модулі (ПМ) становить 2 МБ, банк
глобальної пам'яті - обсягом 12М.
Кількість обслуговуваних зовнішніх пристроїв - 24 шт.
Проектована МВС орієнтована на застосування багатозадачного операційної
системи (ОС) на архітектурі систем з глобальною пам'яттю, робота ведеться в режимі
Ведучий-підпорядкованому (Master-Slave).
4 Вимоги надійності
коефіцієнт готовності - не менше 0,998
середній час безвідмовної роботи - 5000 год.
5 Конструктивні вимоги
Конструкційна система по МС МЕК 297-1.
МВС будується на стандартних мікросхемах.
Етапи проектірованіяние
1.Технічне завдання
2.Технічні пропозицію
3.Ескізний проект
4.Техніческій проект
5.Подготовка робочої документації
7 Перелік документації
7.1 Текстова документація
технічне завдання
пояснювальна записка з додатками
7.2 Графічна документація
Багатопроцесорна обчислювальна система. Схема електрична функціональна
Централізований арбітр доступу до загального ресурсу. Схема електрична
принципова
 
Відомість технічного проекту
 
7.4 Робоча документація
специфікація багатопроцесорної обчислювальної системи
відомість специфікацій
відомість покупних виробів
ВСТУП
В даному курсовому проекті розробляється багатопроцесорна обчислювальна
система (МВС) орієнтована на фізичну архітектуру систем з загальною шиною, в
Зокрема на системи з глобальною пам'яттю.
Застосування розробляється МВС можливо як для проведення наукових досліджень,
рішення науково-технічних завдань, що відрізняються великою трудомісткістю і
складністю обчислень так і для залучення даної МВС в контурі управління
об'єктами систем реального часу (СРВ).
Збільшення швидкості обробки інформації досягається за рахунок одночасного
використання декількох процесорних модулів, тобто розпаралелювання
процесу обчислень. При цьому мається на увазі обмін інформацією між
процесорами через глобальну пам'ять з використанням системи переривань.
1 Розробка архітектури, функціонування МВС
Розробка архітектури МВС
Проектована МВС будується з окремих процесорних модулів, обмін інформацією
між процесорами заснований на застосуванні системи переривань; доступ окремих
процесорів до загального ресурсу (системної магістралі) управляється централізованим
арбітром доступу з абсолютним пріоритетом географічним процесорних модулів,
що передбачає зосередження всіх необхідних ланцюгів керування в даному
пристрої; обробка введення/виводу інформацією через зовнішні пристрої
здійснюється через централізований контролер переривань, шляхом обробки
виставляється зовнішніми пристроями вектора переривання, який представляє
собою адресу підпрограми обробки даної події.
На функціональному рівні основні характеристики проектованої МВС, а саме:
G - характеристика, що описує комутацію компонент системи, (grod)
M - характеристика, що описує організацію пам'яті системи, (memory)
показані з використанням графічного мови опису обчислювальних систем
MSBI (Master Slave Bus Interface), результат представлений на Рис. 1.1.
До складу процесорного модуля входять локальна пам'ять розміром 1М, процесорний
елемент, блок контролю, комутатор, внутрішній автомат арбітра доступу до ОР.
МВС містить 8 процесорних модулів і 1 системну магістраль, до якої
підключений банк глобальної пам'яті, місткістю 12 М.
Кожен процесорний елемент модет звертатися як до власного банку локальної
пам'яті, так і до загального банку глобальної пам'яті. Очевидно, що глобальна пам'ять
є в описуваної МВС загальним ресурсом, тобто при одночасній спробі
звернення кількох процесорних елементів до ДП може виникнути конфлікт
доступу до загального ресурсу (так звані критичні ділянки). Для вирішення
даної проблеми на апаратному рівні в проектованої МВС передбачено
застосування централізованого арбітра доступу до СМ, з абсолютним географічним
пріоритетом процесорних модулів, що однозначно вирішує проблему надійного
функціонування МВС в критичних ділянках. Детальний опис механізму
взаємодії процесорного елемента і арбітра доступу до ОР приведено у Розділі
2. РОЗРОБЦІ апаратних засобів.
Поряд з підключення банку глобальної пам'яті до СМ, передбачено підключення 24
пристроїв вводу/виводу до СМ, основне призначення яких - проводити обмін
інформацією між процесорними модулями і користувачами даної нд
Обмін інформацією ініціює або Зовнішнім Пристроєм через централізований
контролер переривань, при цьому необхідно зазначити, що кожен ПЕ може
отримати доступ для обміну з ВУ за допомогою механізму переривань або обмін
інформацією ініціюється процесорним елементом, при цьому процесор в
програмному режимі може звернутися до будь-якого ВУ, підключеному до РМ. Як
гідність такого рішення слід зазначити розширення можливостей
процесорного елемента з передачі даних, як недолік - це збільшення
часу доступу до ВУ, так як потрібно додатковий час на арбітраж доступу
до СМ.
Функціонування МВС
МВС функціонує під керуванням багатозадачного ОС, побудованої за принципом
Ведучий-підпорядкованому (Master-Slave). При цьому одініз процесорів системи визначається
як ведучий, а інші - як ведені. Ведучий процесор погодить роботу і
взаємодія ведених процесорів.
Ядро ОС зберігатися в глобальній пам'яті, тому в разі виходу з ладу провідного
процесора або при необхідності організації на даному процесорі рішення
автономної (самостійної) завдання, його функції може взяти на себе будь-який
інший процесорний елемент системи, завантаживши у свою локальну пам'ять частина
основного коду з ядра ОС.
Синхронізація обміну інформацією та взаємодію задач на програмному рівні
проводитися за допомогою механізму моніторів і семафорів, при цьому
передбачається, що всі дані, з якими працює процесор у даній задачі
повинні бути перенесені з глобальної пам'яті в локальну пам'ять даного
процесора з метою зменшення часу доступу до них.
2 Розробка апаратних засобів
МВС виконується з окремих процесорних модулів, підключених до РМ. До СМ
підключений також банк глобальної пам'яті і ВУ вводу/виводу.
Молодші 1М адресного простору кожного процесора виділяються під локальну
пам'ять. Старші 12М виділяються під глобальну пам'ять і є спільними для всіх
процесорів. У зв'язку з цим можливе виникнення конфлікту доступу до загального
ресурсу. Для вирішення даної проблеми застосовується схема централізованого арбітра
доступу до загального ресурсу. Зокрема в кожен процесорний модуль входить схема
блоку комутації адрес, що призначена для визначення адреси,
виставляється ПЕ (см ІАЛЦ 462631 001.Е2 МВС. Схема електрична
функціональна). Якщо в регістр адреси ПЕ надходить адресу, то блок комутації
аналізує 4 старших розряду адреси. Якщо хоча б в одному розряді присутній
1, то очевидно, що звернення йде до банку глобальної пам'яті.
У такому разі виробляється сигнал ТПДП - вимога прямого доступу до
глобальної пам'яті, який через інтерфейс арбітра (внутрішній автомат)
надходить на Централізований Арбітр Доступу (ЦАД), як сигнал ТШ (вимога
шини). Якщо шина вільна, то ЦАД виробляє сигнал РШ (роздільна здатність шини),
який перетворюється інтерфейсом арбітра в ППДП і процесор підключається до
глобальної шині для операцій читання/запису.
Контроль роботи процесорного модуля здійснюється блоком контролю (БК).
Реалізовано метод контролю з апаратним порівнянням еталонів. Функціональна схема
блоку контролю з схемою порівняння кодів представлена на ріс.2.2.
Хочеться відзначити ту особливість, що в даній схемі скоригований недолік
найпростішого блоку контролю, що працює за методом порівняння контрольних та
еталонних слів - зниження бисродействія за рахунок великого розпаду команд, але за
рахунок ускладнення апаратури.
При виході ПМ з ладу, на виході блоку контролю формується сигнал помилки,
який являє собою 8-бітову послідовність, кожен біт якої
несе інформацію про поточний стан відповідного ПМ (0-ПМ у робочому
стані, 1-ПМ вийшов з ладу) і виставляє його на СМ щоразу по
спрацьовування таймера ПМ. Блок Вибору Майстра (БВМ) щоразу аналізує
вищеописаний сигнал помилки, і в разі виявлення відмови ПМ-Мастера призначає
Майстром будь-який інший працездатний ПМ, про що оголошує виставлянням на БК ПМ
сигналу НМ (кімнату майстра).
3 Розробка програмного забезпечення
3.1 Загальні принципи побудови ОС
Для проектованої МВС в якості основної обрана ОС, побудована за принципом
Ведучий-підпорядкованому (Master-Slave), тому всі процесори системи діляться на дві
категорії:
1.Главний процесор - Провідний (Master)
2.Вспомогательний процесор - підпорядкованому (Slave)
Головний процесор має статус вище, ніж у всіх інших ПМ МВС. Тому
виконання керуючих фуекцій ОС МВС здійснюється на головному процесорі.
Після запуску системи, допоміжні процесори звертаються до головного за
отриманням роботи, а також за наданням ОС МВС програмного інтерфейсу.
Всі сервісні програми ОС повинні мати можливість бути виконаними на будь-якому
процесорі, що входить в МВС. На головному процесорі здійснюється планування
процесів в часі, а також розподіл їх за ресурсами (процесорів), тобто в
просторі.
Основною перевагою даного методу є відносна простота. Дану ОС
можна отримати порівняно нескладним розширенням можливостей багатозадачних ОС,
використовуються в однопроцесорних системах. Додаються нові можливості,
пов'язані з одночасним виконанням завдань. Як гідність можна відзначити
також і простоту управління ресурсами, оскільки всі функції, пов'язані з
управлінням вирішуються в одному вузлі.
Рассморім недоліки даного типу ОС. Головною проблемою функціонування таких
систем є їх відносно низька надійність. А саме, оскільки
управління системою здійснюється одним процесорним модулем (Майстром), то
вихід його з ладу може призвести до припинення роботи всієї системи.
Другим важливим недоліком є низька ефективність управління ресурсами,
оскільки один Провідний процесор не може забезпечити високе завантаження безлічі
Підлеглих процесорів.
Для усунення перші вади, тобто підвищення надійності системи, в
розробляється МВС передбачена можливість відстеження підлеглими
процесорами працездатності головного процесора: у випадку виходу його з
ладу, про що говорить сигнал Error на СМ блок вибору майстра виробляє
примусове призначення першого-ліпшого підлеглого процесора на роль
Ведучого процесора системи, який при цьому робить завантаження в свою
локальну пам'ять копію ядра ОС з ПЗУ глобальної пам'яті. Детальний опис
даної процедури наведено в підрозділі 3.2 Приклади алгоритмів програм.
Усунення другого недоліку, тобто підвищення ефективності управління
ресурсами, пов'язано з можливістю призначення більш за один процесор на роль
Ведучого: в цьому випадку можна зняти навантаження з розпаралелюванню завдань на
процесори з одного процесора на декілька, але в проектованої МВС даний метод
не застосовується через що виникає при цьому ускладнення апаратної реалізації МВС.

3.2 Приклади алгоритмів програм
Для детального ознайомлення з основними принципами функціонування
проектованої МВС в якості наочних прикладів пропонується до розгляду
наступні алгоритми:
4 Розробка принципової схеми
Для розробки принципової схеми проектованої МВС було поставлено централізований
арбітр доступу до ОР з абсолютним пріоритетом географічним ПМ.
4.1 Централізований арбітр доступу до ОР
Параметри арбітра:
Тип арбітра - централізований
Пріоритет ПМ - абсолютний географічний
Автомат - синхронний
Висновок
В даному курсовому проекті була розроблена Багатопроцесорна Обчислювальна
Система з 8 ПМ, централізованим арбітром доступу до загального ресурсу з абсолютним
географічним пріоритетом ПМ, з централізованим контролером пріоротетних
переривань для обслуговування ВУ та організації взаємодії між ПМ-Провідним і
ПМ-Підлеглим (за допомогою системи переривань).
Результати розробок надані у вигляді схеми електричної функціональної
ІАЛЦ 462631005.Е2, схеми електричної принципової ІАЛЦ 462631001.Е2
Централізованого Арбітра Доступу до ОР.
В ході проведення проектування МВС були проведені розрахунки:
загальний розрахунок надійності системи (результат - час напрацювання на відмову складе
14 409 годин)
розрахунок споживаної потужності
розрахунок продуктивності МВС.
Були розроблені і описані алгоритми що відображають:
взаємодію процесорів між собою на прикладі операції обміну даними;
процес реконфігурації системи.
Був розроблений і оформлений повний комплект технічної документації, що відображає
функціональні особливості розробленої МВС і надає докладний
опис функціонування як МВС в цілому, так і окремо розглянутих її
модулів.