Лінійні аналогові та цифрові перетворювачі.
ВСТУП
Останні десятиліття обумовлені широким впровадженням у галузі народного
господарства засобів мікроелектроніки та обчислювальної техніки, обмін інформацією з
якими забезпечується лінійними аналоговими та цифровими перетворювачами (АЦП
і ЦАП).
Сучасний етап характеризується великих і надвеликих інтегральних схем ЦАП і
АЦП що володіють високими експлуатаційними параметрами: швидкодією, малими
похибками, багаторозрядних. Включення БІС ЦАП і АЦП єдиним, функціонально
закінченим блоком сильно спростило впровадження їх у прилади і установки,
використовувані як в наукових дослідженнях, так і в промисловості і дало
можливість швидкого обміну інформацією між аналоговими та цифровими
пристроями.
СТРУКТУРНА СХЕМА АЦП
Вона містить буферний підсилювач (БО), за допомогою якого здійснюється
розв'язка високій вхідній ємності АЦП мікросхеми КР1107ПВ2 від джерела сигналу.
Джерело опорної напруги (ИОН) служить для живлення подільника напруги в АЦП,
для подачі опорних квантованими напруг на компаратори. Оцифровка вхідного
аналогового сигналу здійснюється в АЦП (мікросхема КР1107ПВ2), яка
перетворить аналоговий сигнал амплітудою 0е2 В з частотою перетворення не
понад 20 МГц в восьмібітний вихідний код, вид якого визначається програмно,
подачею двухбітного коду на входи 36, 41 мікросхеми. Вихідний код, через
магістральний підсилювачі (МУ1, МУ2) надходить на порт РВ контролера вводу-виводу
КР580ВВ55 запрограмованого на введення, а потім в залежності від програми або
в ОЗУ використовується в даній схемі програмованого універсального контролера
(КПУ) "Електроніка МС2702", або через порт РА, запрограмованого на вихід,
виводиться на сполучених контролер для обробки даних.
Сьомий біт порту РС використовується як стробірующій АЦП канал. У цей біт
виставляється логічна Одиниця з частотою, яка визначається програмою контролера.
Запуск АЦП на перетворення реалізований програмно. За допомогою схеми запуску,
містить компаратори, що спрацьовує від негативного сигналу амплітудою-1МВ
до-4В і RS-тригера, вихідним сигналом якого поданим на біт С7 порту РС,
запускається програма перетворення АЦП. Біт С5 порту РС використовується як канал
сигналу готовності до початку перетворення.
2. Буферний підсилювач
Характерною особливістю мікросхеми КР1107ПВ2 є велика вхідна ємність
(більше 100 пф). У зв'язку з цим, при використанні цих мікросхем у вимірювальних
устройсва виникає необхідність у буферному каскаді для розв'язки джерела
сигналу від ємнісний навантаження. При чому на цей каскад накладаються досить
жорсткі вимоги щодо стабільності коефіцієнта посилення, термостабільності,
смузі пропускання, також необхідний високий вхідний опір, щоб не
вносити похибки в вимірюється сигнал або вхідний опір, рівний
хвильовому опору кабелю, що з'єднує джерело сигналу і АЦП.
Схема може працювати з ємністю навантаження до 300 пФ з пропускною здатністю до 20
МГц, нелінійність АЧХ - 0,2% і коефіцієнт передачі дорівнює 1.
Основа буферного неінвертірующего підсилювача - диференціальний каскад, зібраний
на транзисторах VT1 і VT2. Навантаженням його є схема - "струмів дзеркало" на
мікроскладені з двох підібраних за характеристиками транзисторах (DA1).
На виході зібраний емітерний повторювач на транзисторі VT6, погоджений з
диференціальним каскадом і з струминним повторювачем VT4. Резистори R1-R3 утворюють
дільник напруги для підстроювання "0" на виході підсилювача без сигналу на вході.
На транзисторах VT3-VT4 і діодах VD1-VD3 зібрані два джерела струму для живлення
диференціального каскаду і струмового повторювача./2/
3. ДЖЕРЕЛО опорною напругою
Паралельні АЦП, такі як використовується мікросхема КР1107ПВ2 побудовані на
принципі одночасного порівнювання (перетворення) сигналу шляхом квантування з
допомогою набору компараторів, на один вхід яких подається досліджуваний сигнал, а
на інший квантування за рівнем опорного напруги. Вони створюються прецизійним
дільником напруги, який живиться від зовнішнього джерела опорного
напруги, до нього ставляться високі вимоги щодо стабільності вихідної
напруги, тому що вона в більшій мірі визначає похибка АЦП.
Він видає стабілізоване напруга рівне 2В, з точністю 0,01% в діапазоні
теіператур від -20 до +40 ° С.
Вихідна напряженіеформіруется як різниця між падінням напруги на
світлодіоді VD1 і емітерний перехід транзистора VT2. Обидва ці напруги мають
негативний температурний коефіцієнт 2мВ/град. , В наслідок чого напруга
на резистор R2 і R3 термостабільне. Транзистори збирання VT1, резистор R1 і діод
VD2 утворюють стабілізатор струму світлодіоди VD1. У зв'язку з тим, що температурний
коефіцієнт напруги світлодіоди дещо менше такого ж коефіцієнта
емітерного переходу транзистора VT2, для компенсації різниці стабілізатор
виконаний з негативним коефіцієнтом (за рахун діода VD2). Для забезпечення
рівності температур світлодіод і транзистор VT2 повинні мати тепловий контакт.
4. СХЕМА ЗАПУСКУ
Для узгодження часу приходу сигналу на вхід установки і початком циклу
перетворення АЦП служить схема запуску.
Схема запуску містить в собі компаратор, що спрацьовує від негативного
імпульсу, амплітудою від-1МВ до-4В і видає на виході логічний сигнал, або
логічну еденицу, амплітудою від 3 до 5В, або логічний нуль, амплітудою до
0.5В
Для регулювання рівня спрацьовування компаратора - виключення спрацьовування від
шумів і наводок, служить дільник напруги на резистор R1 і R2, регулювання
можлива в межах від 0 до 4 В.
Сигнал з виходу компаратора подається на R-вхід RS-тригера встановлюючи рівень
логічної одиниці на виході тригера і бите C7 порту РС. Цей біт опитується
програмою контролера і при виявленні на ньому логічної одиниці
начінаетсятактірованіе АЦП і запис результату в пам'ять контролера.
При установці в бите С5 порту РС логічної одиниці скидається запускає
сигнал з виходу тригера, схема запуску приводиться в готовність до нового циклу
перетворення.
5. АЦП КР1107ПВ2
Інтегральна мікросхема напівпровідникова КР1107ПВ2 являє собою
швидкодіючий восьмизарядний аналогоціфровой перетворювач з частотою
перетворення до 20 МГц. Мікросхема призначена для перетворення вхідних
аналогових сигналів в діапазоні негативних напруг від-2В до 0В в один з
кодів паралельного зчитування: прямий двійковий, зворотний двійковий, прямий
додатковий, зворотний додатковий.
Побудова АЦП з повністю паралельною схемою дозволяє отримати максимальну
швидкодію при мінімальній динамічної похибки без використання
зовнішньої схеми вибірки зберігання у всьому діапазоні частоти перетворення.
Вихідні рівні і рівні керуючих сигналів АЦП відповідають рівням ТТЛ.
Конструктивно ІС КР1107ПВ2ізготовлена в металокерамічне корпусі з 64
висновками типу 2136.64-1. Особливістю корпусу є наявність радіатора,
виконаного у вигляді анодованої пластини з алюмінієвих сплавів. Така
конструкція забезпечує роботу мікросхеми в діапазоні температур -10 е +70 ° С.
Мікросхема складається з резистивного дільника опорних напруг, 256 стробіруемих
компараторів, дешифратора кодів компараторів, логічних схем управління
вихідним кодом і вихідного регістра зберігання.
6. КПУ "Електроніка 2702"
Універсальний програмований контролер "Електроніка 2702" побудований на основі
мікропроцесора К580ВМ80, містить у своєму складі два контролера вводу-виводу,
два програмованих таймера, контролер прямого доступу до пам'яті, контролер
переривань, мікросхеми постійної та оперативної пам'яті, схеми логіки керування.
Управління контролера здійснюється з клавіатури, результати відображаються на
дисплеї.
Контролер оперує восьмібітним паралельним кодом, має сорок вісім
двонаправлених програмованих канало вводу-виводу. Контролер може
здійснювати наступні операції:
1. Опитування портів вводу-виводу і запис інформації з них в ОЗУ.
2. Запис в порти введення-виведення інформації з ОЗУ.
3. Всі операції з пам'яттю характерні для процесора К580ВМ80 і визначаються
набором його команд.
7. ПРОГРАМ роботи контролера
Програма, що забезпечує роботу контролера і АЦП повинна:
1. Передбачати програмне зміна вихідного коду АЦП.
2. Стробіровать АЦП і записувати результати в ОЗУ із заданою програмно
частотою.
3. Передбачати програмне зміна пам'яті, що відводиться для запису сигналу.
4. Опитувати один з портів в очікуванні сигналу початку перетворення.
5. Скидати схему запуску в початковий стан виставлянням в одному з каналів
порту сигналу готовності.
Повний лістинг програми з поясненнями наведено нижче
MVI --- A, --- 8A;
OUT --- F7 ---;
MVI --- A, --- 20;
OUT F6 --- ---;
M1: --- IN --- F6 ---;
--- ANI --- A, --- 80;
--- JN --- M1 ---;
--- LXI --- H, --- 2200;
M3: --- --- MVI A, --- 43;
--- OUT --- F6 ---;
--- MVI --- 03 ---;
--- OUT --- F6 ---;
--- IN --- F5 ---;
--- MOV --- M, --- A;
M2: --- MVI --- B, --- XX;
--- DCR --- B ---;
--- NOP ------;
--- NOP ------;
--- NOP ------;
--- JNZ --- M2 ---;
--- MVI --- A, --- 29;
--- CMP --- H ---;
--- INX --- H ---;
--- JNZ --- M3 ---;
--- HALT