Омський державний університет шляхів повідомлень

Реферат на тему

Аналізатор телефонних каналів

Омськ 2001р.
Призначення та основні параметри аналізатора телефонних каналів. 3
Загасання луна-сигналу 3
Нелінійні спотворення 3
Відносна амплітудно-частотна характеристика загасання 3
Відносна характеристика групового часу проходження 3
Загасання продуктів паразитної модуляції сигналу 3
Структурна схема аналізатора. 4
Опис Процессора ADSP-21msp58. 6
Системний інтерфейс і інтерфейс пам'яті 7
Система команд 7
Ефективність сигнального процесора 7
Обчислювальні модулі 7структурна схема процесора сімейства ADSP-2100 7
Генератори адрес даних і програма sequencer 8
Шини 9
Внутрішні периферійних пристроїв 9
Послідовні порти 9
Таймер 10
Головний інтерфейсний порт (HIP) 10
Аналоговий інтерфейс 10
Література. 11

Призначення та основні параметри аналізатора телефонних каналів.

Аналізатор телефонних каналів призначений для проведення вимірюваньпараметрів каналів тональної частоти (ТЧ) первинних мереж зв'язку,відомчих телефонних мереж та комутованої телефонної мережі загальногокористування (ТМЗК). Аналізатор повинен обеспечіваеть створення нормованихелектричних випробувальних сигналів для тестування каналів зв'язку, атакож позволяеть визначити кількісні показники стану зв'язку длятестованих каналів в автоматичному й автоматизованому режимах.
Обробка, накопичення, видача і представлення вимірювальної інформаціїможе забезпечується зовнішнім універсальним керуючим комп'ютером іспеціалізованої керуючої комп'ютерною програмою.

Канали тональної частоти характеризують следющіе основні параметри

Загасання луна-сигналу

Вимірювання загасання рівня луна-сигналу щодо рівня переданогосигналу проводиться в діапазоні від 10 до 60 дБ

Нелінійні спотворення

проводяться вимірювання коефіцієнтів 2-й і 3-й гармонік для гармонійноговипробувального сигналу з частотою 1020 Гц і коефіцієнтів продуктівнелінійних спотворень 2-го і 3-го порядків для четирехчастотноговипробувального O.42-сигналу

Відносна амплітудно-частотна характеристика загасання

Вимірювання відносної АЧХ виробляється в діапазоні від 100 до 3700 Гц привідносної нерівномірності АЧХ не більше 35 дБ і номінальному рівніпотужності випробувального сигналу на вході аналізатора (6 дБм.

Відносна характеристика групового часу проходження

вимір відносної частотної характеристики групового часупроходження (ГВП) при номінальному рівні потужності випробувального сигналу навході вимірювача -6 дБм в діапазонах:по інтервалу частот ГВП та опорної частоти - від 300 до 3400 Гц;

Загасання продуктів паразитної модуляції сигналу

вимірювання загасання продуктів паразитної модуляції випробувального сигналу зчастотою 1020 Гц струмами живлення частотою 50 Гц і гармоніками щодорівня випробувального сигналу в лінії зв'язку.

Структурна схема аналізатора.

Аналізатор поєднує в собі вимірювально-аналізує пристрій ігенератор нормованих електричних випробувальних впливів. Захарактеру представлення вимірювальної інформації аналізатор єреєструючим вимірювальним приладом і показує вимірювальним приладомз поданням на екрані комп'ютерного дисплея вимірювальної інформації вцифрової і аналогової (графічній) формі.

Основними складовими частинами аналізатора є генераторний івимірювально-аналізує блоки.

генераторний блок при аналізі каналів зв'язку задає хвильову форму сигналупрограмним шляхом і забезпечує наступні режими створення:режим генерації постійного за частотою гармонічного сигналу з постійнимабо змінюються за лінійним законом рівнем потужності - для вимірюваньамплітудних характеристик каналу зв'язку, загасання сигналу, відносинирівнів сигналу і шуму (Сигнал/Шум), у тому числі по Рекомендації МСЕ-Т
О.132, коефіцієнтів нелінійних спотворень, вимірювання частоти і зміничастоти в каналі зв'язку, тремтіння фази, тремтіння амплітуди, загасанняпродуктів паразитної модуляції, підрахунку числа перерв зв'язку, підрахункучисла імпульсних перешкод, підрахунку числа стрибків фази і підрахунку числастрибків амплітуди;режим створення гармонійного сигналу з змінюється за лінійним закономчастотою - для почастотного вимірювання АЧХ;режим генерації багаточастотної сигналу - МНС-генератор - для виміріввідносного групового часу проходження (ГВП), відносноїамплітудно-частотної характеристики (АЧХ) та імпедансу каналу зв'язку;режим генерації псевдовипадкового сигналу для вимірювання співвідношення рівнів
Сигнал/Шум (шуми квантування)режим генерації четирехчастотного сигналу для вимірювання нелінійнихспотвореньрежим генерації радіоімпульсу для вимірювання луна-сигналу;режим генерації двочастотного сигналу вимірювальної та еталонної частот длявизначення амплітудно-частотної характеристики і частотної характеристикигрупового часу проходження.

У кожному режимі генерації номінальні рівні потужності випробувальнихсигналів і номінальні значення частот гармонічних випробувальних сигналівзадаються дискретно.

Вимірювально-аналізує блок забезпечує моніторинг (вимірювання іпротоколювання) тестованих каналів зв'язку з використанням власногоабо зовнішнього генератора випробувальних сигналів. При цьому залежно відавтоматично визначеного виду вхідного сигналу аналізатор автоматичновключає вимір тих параметрів, для вимірювання яких і призначенийвідповідний вимірювальний сигнал.

Вимірювально-аналізує блок як засіб вимірювань з нормованимиметрологічними характеристиками проводить визначення наступних параметріві характеристик:рівня потужності сигналу;частоти гармонійного сигналу;рівня не зваженого шуму;псофометріческого рівня шуму;відносини рівнів потужності псевдовипадкового сигналу і не зваженого шуму;співвідношення рівнів гармонійного сигналу і псофометріческі зваженогошуму, а також співвідношення рівнів гармонійного сигналу і не виваженогошуму;тремтіння фази гармонічного сигналу;тремтіння амплітуди гармонічного сигналу;частотних характеристик ГВП та АЧХ;рівня селективних перешкод, у тому числі псофометріческіх;продуктів нелінійних спотворень 2-го і 3-го порядків для четирехчастотногосигналу;коефіцієнтів гармонік для гармонійного сигналу;загасання продуктів паразитної модуляції сигналу;загасання луна-сигналу;модуля повного опору лінії зв'язку (в діапазоні від 300 до 3400 Гц);електричної ємності лінії зв'язку;зміни частот 1020 Гц і 2000 Гц в каналі зв'язку шляхом вимірюваннявідхилення частоти гармонійного сигналу від значень 1020 і 2000 Гц.

Вимірювально-аналізує блок як засіб визначення кількіснихпоказників стану зв'язку забезпечує підрахунок на заданому інтервалічасу фактів перевищення встановлених граничних значень. Аналізаторздійснює рахунок:імпульсних перешкод,перерв зв'язку,стрибків амплітуди істрибків фази.

З ненормованими метрологічними характеристиками проводитьсятестування каналів зв'язку за параметрами, наведеними нижче:співвідношення Сигнал/Шум по сигналу МНС-генератора;співвідношення Сигнал/Шум по сигналу О.42-генератора;рівень що надходить на вхід багаточастотної, псевдовипадкового, абочетирехчастотного сигналу;індуктивність лінії зв'язку;середньоквадратичне відхилення рівня гармонійного випробувальногосигналу в лінії зв'язку (СКП рівня) від середнього значення;максимальний з зафіксованих на інтервалі 1 з стрибок фази гармонічногосигналу;максимальний з зафіксованих на інтервалі 1 з стрибок амплітудигармонійного сигналу;максимальна на інтервалі 1 з миттєва потужність вимірюваного сигналу;мінімальна на інтервалі 1 з миттєва потужність гармонійного сигналу;відносний час дії імпульсних перешкод;процентна частка секундних інтервалів з імпульсними перешкодами навимірювальному інтервалі;процентна частка секундних інтервалів з перервами зв'язку на вимірювальномуінтервалі;процентна частка секундних інтервалів з імпульсними перешкодами і перервамизв'язку на тимчасовому вимірювальному інтервалі;відносний час дії перерв зв'язку;відносний час дії імпульсних перешкод і перерв зв'язку;побудова ехограм - залежності загасання від затримки луна-сигналу.

Основну функціональне навантаження в аналізаторі виконує Процесор ADSP-
21msp58. На цьому процесорі реалізуються функції 16 розрядного ЦАП-АЦП,блоку сигнальної обробки і послідовно інтерфейсу.

Опис Процессора ADSP-21msp58.

Процесор ADSP-21msp58 являє собою сукупність програмованихмікропроцесорів із загальною структурою, оптимізовану для обробкианалогового сигналу в цифровій формі, а також для інших прикладних цілей.
Крім того, процесор включають аналоговий інтерфейс для перетвореннясигналу звукової частоти.

Архітектура сімейства ADSP-2100 пристосована до виконання завдань здопомогою цифрового сигнального процесора і побудована таким чином, щопристрої за один такт можуть виконувати наступні дії: генерувати наступну адресу програми; вибирати таку команду; виконувати один або два кроки програми; модифіковані один або два покажчика адреси даних; виконувати обчислення.
У цьому ж такті процесори, які мають релевантні модулі можуть: брати і/або передавати дані через послідовний порт; приймати і/або передавати дані через головний порт інтерфейсу; приймати і/або передавати дані через DMA порти; приймати і/або передавати дані через аналоговий інтерфейс.
Системний інтерфейс і інтерфейс пам'яті

У кожному процесорі сімейства ADSP-2100 чотири внутрішні шиниз'єднують внутрішню пам'ять з іншими функціональними модулями:шина адреси;шина даних;шина пам'яті програм;шина пам'яті даних.

Зовнішні пристрої можуть одержувати контроль над шинами за допомогоюсигналів надання (BR, BG). Процесори ADSP-2100 можуть працювати в тойчас коли шини надані іншого пристрою, поки не потрібнооперації із зовнішньою пам'яттю.

Схема початкового завантаження дає можливість автоматичного завантаженнявнутрішньої пам'яті після того, як її вміст було стерто. Це можназдійснювати за допомогою інтерфейсу пам'яті з EPROM, з головного комп'ютера,шляхом головного порту інтерфейсу. Програми можуть завантажуватися беззастосування будь-яких додаткових апаратних засобів.
Система команд

Процесори сімейства ADSP-2100 використовують єдину систему команд длясумісності з пристроями з вищою інтеграцією. Система команддозволяє виконувати багатофункціональні команди за один такт процесора,з іншого боку кожна команда може бути виконана окремо у своємутакті. Асемблер має алгебраїчний синтаксис, для підвищенняудобочітаемості легкості кодування.
Ефективність сигнального процесора

Сигнальний процесор повинен бути не тільки дуже швидкодіючим,але задовольняти деяким вимогам в наступних областях:
Швидка і гнучка арифметика - архітектура процесорів ADSP дозволяєпроводити такі операції, як множення, множення з накопиченням,довільне зміщення, а також ряд стандартних арифметичних і логічнихоперацій в одному циклі процесора.
Розширений динамічний діапазон - 40-розрядний акумулятор має вісімрезервних біт захисту від переповнення при послідовному підсумовуванні,які гарантують, що втрати даних бути не може.
Вибірка двох операндів за один цикл - при розширеному підсумовуванні накожному циклі процесора необхідно два операнда
Апаратні циклічні буфери - великий клас алгоритмів обробки цифро -аналогових сигналів, включаючи цифрові фільтри вимагають наявності циклічнихбуферів.
Перехід з нуля - повторюються алгоритми найбільш логічно висловлювати черезцикли. Програма Sequenser ADSP-2100 підтримує роботу з циклічнимкодом з нулем на верху, в поєднанні із структурою clearest це підвищуєефективність системи. Також не існує перешкод для роботи з умовнимипереходами.
Обчислювальні модулі

структурна схема процесора сімейства ADSP-2100

Як вже говорилося вище кожен процесор містить три незалежнихобчислювальних модуля:арифметико-логічний (ALU);множення з накопиченням (MAC);розширник (shiffter).
Ці пристрої працюють з 16-розрядними даними і забезпечують апаратнупідтримку мультіточності.

ALU виконує ряд стандартних арифметичних і логічних команд вдоповнення до примітиву поділу. MAC виконує одну-циклові операціїмноження, множення/додавання, множення/віднімання. Shiffter здійснюєлогічні і арифметичні зрушення, нормалізацію, де нормалізацію іоперацію отримання порядку, атак ж управління форматом даних, дозволяючироботу з плаваючою точкою. Обчислювальні модулі розміщуютьсяпослідовно один за одним, таким чином щоб вихід одного міг стативходом іншого в наступному циклі. Результати роботи модулів збираються на
16-розрядну R-шину.

Усі три модулі містять вхідні і вихідні регістри, які доступнічерез 16-розрядну DMD-шину. Команда, що виконуються в модулях, беруть уяк операндів дані знаходяться в регістрах введення і після виконаннязаписують результат в регістри виводу. Регістри є як бипроміжним сховищем між пам'яттю та обчислювальної схемою. R-шинадозволяє результату одного обчислення стати операндом до іншої операції.
Це дозволяє заощадити час обходячись без зайвих пересилань модуль-пам'ять.
Генератори адрес даних і програма sequencer

Два спеціалізованих генератора адрес даних (DAGs) і потужнапрограма sequencer гарантують ефективне використання обчислювальнихмодулів. DAGs забезпечують адреси пам'яті, коли необхідно помістити даніз пам'яті в регістри введення обчислювальних модулів, або зберегти врезультат з выхоных регістрів. Кожен DAG відповідає за чотири покажчикаадреси. Якщо покажчик використовується для непрямої адресації щось змінитьсязначення деякого регістра. З двома генераторами процесор може видаватидві адреси одночасно для вибірки з пам'яті двох операндів.

Для автоматичної адресації модуля кругових буферів значення довжиниоперанда може бути пов'язано з кожним покажчиком. (Круговая буфернаособливість також використовується послідовними портами для автоматичноїпередачі даних).

DAG1 забезпечує адреси тільки для даних, DAG2 - для даних іпрограм. Коли в регістрі стану (MSTAT) встановлений відповідний бітрежиму, адреса виведення DAG1 перш ніж потрапити на шину адреси інвертується.
Ця особливість полегшує роботу в двійковій системі.

Програма Sequenсer забезпечує послідовність команд іадресацію пам'яті програми. Sequencer управляється регістром команд, якийвказує на команду, яка в даний момент виконується. Вибранікоманди записуються в регістр команд за один такт процесора і виконуютьсяпротягом наступного. Щоб зменшити кількість циклів, sequencerпідтримує роботу з умовними переходами.
Шини

Процесори сімейства мають п'ять внутрішніх шин. Шини адреси програми
(PMA) та адреси даних (DMA) пов'язані з адресами пам'яті даних і програми.
Шина даних програми (PMD) і шина даних (DMD) використовуються для передачіінформації пов'язаної з областями пам'яті. Шини мультиплексованих в однузовнішню шину адреси і одну зовнішню шину даних. R-шина призначена дляпередачі проміжних результатів безпосередньо між обчислювальнимимодулями.

Адресна шина PMA шириною 14 біт забезпечує достум до 16Кбайтамзмішаної системи команд і даних. 24-розрядна шина PMD призначена дляроботи з 24-бітними командами.

Адресна шина DMA шириною 14 біт, забезпечує прямий доступ до
16Кбайтам області даних. 16-розрядна шина DMD призначена длявнутрішніх пересилань між будь-якими регістрами процесора і регістрів зпам'яттю в одиночному циклі. Адреса пам'яті даних виходить з двох джерел:абсолютне значення, визначене в системі команд (пряма адресація) абовиведення даних адресує генератор (непряма адресація). Скористатисяданими з області команд можна лише за допомогою непрямої адресації.

Шина даних пам'яті програми (PMD) призначена для передачі данихв обчислювальні модулі та зчитування результату обчислень через PMD-DMDмодуль обміну. Цей модуль дозволяє передавати дані від однієї ш?? ни доінший. Він має апаратні засоби для переходу від 8-розрядної шини доінший.

Внутрішні периферійних пристроїв

Цей розділ описує додаткові функціональні модулі, яківключені в різні процесори ADSP-2100 сімейства.
Послідовні порти

Процесор має два послідовних двонаправлених порту. Порти --синхронні і використовують кадрові сигнали для контролю за прийомом-передачеюданих. Кожен порт має внутрішній генератор частоти, але в той же часможе використовувати зовнішній генератор. Сигнали синхронізації можутьвироблятися як самим портом, так і зовнішнім пристроєм. Довжина кадруобміну може мінятися від трьох до шести біт. Послідовний порт SPRT0має багатоканальні можливості і пзволяет обмін даними довільноїдовжини від 24 до 32 байт. Другий порт SPORT1 може бути налаштований здопомогою зовнішніх переривань IRQ0 і IRQ1.
Таймер

Регістр рахунку (16-розрядів) визначає час генерації переривань,переривання виробляється коли значення регістра дорівнює нулю.
Головний інтерфейсний порт (HIP)

Головний інтерфейсний порт - паралельний порт вводу-виводуздійснює пряме з'єднання з процесором. Через нього здійснюється обмінміж ADSP і пам'яттю головною ЕОМ. HIP складається з регістрів, через які
ADSP-2100 і головний процесор обмінюються інформацією про стан іданими. HIP може бути налаштований таким чином:
8-розрядна чи 16-розрядна шина;мультиплексна шина даних/шина адреси або окремо шина даних і шинаадреси;читання стробірующіх сигналів READ/WRITE.
Аналоговий інтерфейс

Вхідний аналоговий інтерфейс складається з вхідних підсилювачів і 16 --розрядного аналогоціфрового перетворювача (ADC). Аналогічно на виходізнаходиться Цифроаналоговий перетворювач і вихідний диференціальнийпідсилювач.

Література.

-----------------------< br>Рис.2 Основна структурна схема процесора сімейства ADSP-2100