Зміст

1. Завдання

2. Алгоритм

2.1. Алгоритм множення

2.2. Алгоритм розподілу

3. Операційна схема та вбудоване виконання операцій

4. Функціональна схема операційної частини пристрою

5. Функціональна схема керуючої частини

6. Принципова схема керуючої частини

7. Таблиця мікрокоманд

8. Література

2. Алгоритм операцій

2.1. Алгоритм множення

Eдоп * Fдоп = Gдоп
Перед початком операції в RG1 = Fдоп; RG2 = 0; RG3 = Eдоп
Знаки співмножників беруть участь в операції нарівні з іншими розрядами, а це значить що Eдоп і Fдоп перемножуються як звичайні (m +1) розрядні цілі числа без знака. При цьому знак Едоп бере участь для того щоб СЧП (сума часткових творів) в RG2 формувалася в доп. коді. Знак Fдоп бере участь для того, щоб твір формувалося в подвійному форматі.
У кожному з (m +1) циклів множення здійснюються дії:
1) Eдоп додається до RG2 якщо P4 = 1;
 1
2) RG2, RG1, Tзн при зсуві вправо необхідно зберігати подання СЧП в доп. коді, а це значить що зліва потрібно вводити 0, якщо число => 0 і 1, якщо число <0.>

2.2. Алгоритм розподілу

Gдоп/Eдоп = Fдоп
а) встановлюємо початкові значення регістрів і тригерів
б) Зрушуємо ділене на 1 розряд вліво
в) аналізуємо знаки Gi-1 і E. Якщо однакові то віднімаємо E з GR2.
Якщо різні то + E до RG2
г) аналізуємо знаки Gi і E, якщо однакові то цифра приватного = 1
д) аналізуємо ТФ, якщо ТФ = 1 виконуємо перевірку на ПРС 2-го етапу
е) зменшуємо значення лічильника циклів
ж) якщо лічильник не = 0 то переходимо на пункт б)
з) передаємо приватне в RG1
и) коректуємо приватне
к) видаємо приватне на вихідну шину

3. Операційна схема та вбудоване виконання
операцій

Відповідно до алгоритму будуємо ОС (рис. 1), визначаємо необхідний набір МО і граф МП (рис. 2), вважаючи що в RG3 виконується Однотактний способом (по входів D тригерів RG2) за сигналом у4; в RG1 - двотактним способом (по входів R і S) за сигналами У6 і У7.
В ОС на Рис. 1 використані наступні позначення:
ТПП - тригер переповнення
Тпер - тригер перенесення
Тзн1 - тригер знака множимо, флагової тригер при розподілі
Тзн2 - тригер знака Gi-1
Тзн3 - тригер знака ділене
Х (8:0) - вхідна шина
Z (8:0) - вихідна шина

В МП на Рис. 2 введено 15 осведомітельних сигналу:
Р1 = RG3 (8) Р10 = Р1?? Р3
Р2 =? Р11 = Р3? Р1
Р3 = RG2 (8) P12 = P6?? Р5
Р9 = RG2 (7)?? RG2 (6) P13 = P1 Tзн2 v P1 Tзн2
P4 = 1 (CT = 0) P14 = Tпер
Р5 = RG1 (0) Р15 = Тзн1
Р6 = Р1 Tзн2 v Tзн2 Р1
Р7 = 1 (RG2 (8:0) = 0)
Р8 = Тзн3
? - Зовнішній сигнал що визначає вид операції
(0 - множення; 1 - розподіл)
а також 17 імпульсних керуючих сигналів:
у1: (RG2 = RG2 (8:0). RG1 (8); У10: ТПП = 1
RG1 = RG1 (7:0) .0) у11: RG2 = RG1
y2: RG2 = RG2 + RG3 1 y12: RG2 = RG2 1
y3: RG2 = RG2 + RG3 y13: Z = RG2
y4: RG3 = X y14: (RG1 = RG2 (0). RG1 (8:1);
y5: (RG2 = X; Tзн1 = 1) Tзн1 = RG1 (0))
y6: (RG1 = X; Tзн3 = P3; Tпп = 0; y15: RG2 = 0.RG2 (8:1)
СТ = 9; Тпер = 0;) y16: RG2 = 1.RG2 (8:1)
y7: RG1 (0) = 1 y17: RG2 = 0
y8: Тзн1 = 0
У9: СТ = СТ-1

Z (8:0)

 У13 Р15
 Р5
 
 зн RG1 1 1 Тзн1
 8 7 0

 У6 у1 у14 У7

Р2
 Р3 у18
 
 Тзн2 зн 1 1
 8 7 6 RG2 0

 У16 У5 у1 у15, У16
 
Р14

 Тпер зн KSM у2, У12
 8 7 0

 P1 у3 у2

 зн
8 7 RG3 0

 у4

Х (8:0)

Р4 ПРС Р8


СТ ТПП Тзн3

Рис. 1.

 початок

 2
 ?
 0 1 5
 y6 6
 
 y17 1 9
 0
 
 0 2 11 3
 P5
 1 1 10
 y3 7
 
 0 0 15 0
 P3 P14 1
 1 1 1 12
 0 8
 P1 9
 
 1 0 4
 y16, y14, y9 y15, y14, y9 3
 1
 3 1 1 2
 0
 P4 7 0
 1 8
 0 1
 P15 2 1 3
 1
 y2 13
 11
 8 1 13
 y13 1
 0 1
 12
 y11
 0 8
 
 0
 0 3
 1
 10
 У13


кінець

Рис. 2.
4. Функціональна схема операційної частини
пристрої

На Рис. 3. представлена функціональна схема операційної частини (ОЧ) на регістрах і мультиплексорах. У схему з УЧ подаються 15 імпульсних керуючих сигналів з тривалістю, що дорівнює 50 нс, причому частина керуючих сигналів (у2, у3, У12) подаються на входи синхронізації регістрів і одночасно беруть участь у формуванні сигналів на інформаційних входах тригерів за допомогою різних комбінаційних схем. Отже, по-перше, якщо час затримки згаданих комбінаційних схем перевищує значення 50 нс, то схемою користуватися не можна, тому що до моменту перемикання тригерів сигнали на їх інформаційних входах не встигнуть сформуватися. Наприклад, сигнал у3 повинен мати тривалість, достатню для того, щоб встигли спрацювати елементи 2,3 і4 ступенів схеми, інакше в момент закінчення у4 в RG2 зафіксується неправильний результат. Таким чином, в даній схемі тривалість сигналів МО повинна визначатися за часом виконання найтривалішою МО, що при заданій елементної бази перевищує задане значення.
По-друге, тому що сигнали на входах "С" і "D" тригерів RG2 при виконанні у2, у3 і У12 закінчуються одночасно (без урахування затримок сигналів у комбінаційних схемах), то тригери можуть не перемкнутися необхідним чином через можливу "гри фронтів "на входах" С "і" D ".
Для вирішення зазначених проблем з метою підвищення швидкодії та надійності схеми розіб'ємо все МО на 2 групи.
До першої групи виділимо МО у2, у3 і У12, пов'язані не тільки з перемиканням тригерів з входів синхронізації, але і з формуванням сигналів на інформаційних входах цих тригерів.
По друге всі інші МО, для виконання яких достатні імпульсні керуючі сигнали з рівною тривалістю 50 нс. Як правило, до цієї групи входять дії, пов'язані з переключенням тригерів з асинхронним входів, або по входів синхронізації, якщо сигнали на інформаційних входах тригерів при цьому не змінюються.
Для виконання МО 1-ої групи необхідні додаткові потенційні керуючі сигнали (сигнали з тривалістю, не меншою такту Т), звані мікропріказамі. Тоді імпульсні керуючі сигнали подаються лише на входи синхронізації тригерів, а формування сигналів на інформаційних входах цих тригерів здійснюється за допомогою мікропріказов, які повинні надходити в схему раніше і закінчуватися пізніше сигналів на входах синхронізації тригерів.
У керуючої частини з програмованої логікою мікропрікази формуються за допомогою розрядів операційного поля мікрокомани, зчитується з керуючої пам'яті. Позначимо ці розряди і відповідні їм мікропрікази через МК (j), де j = 0, 1, 2 ,...< br /> Якщо використовувати три мікропріказа, то схема Рис.3. перетвориться до вигляду, представленому на Рис.4 (без ланцюгів записи з вхідної шини, без тригерів ТПП, Тзн3, лічильника циклів і ланцюга видачі на вихідну шину). Тут: по-перше, відсутня тригер перенесення, тому що при використанні мікропріказов сигнал перенесення на виході KSM стає потенційним, і необхідність у його запам'ятовуванні відпадає.
По-друге, сигнали у15, У16, У5 що надходять на один і той же вхід зсуву вправо RG2, замінений одним сигналом У5.
З метою спрощення ОЧ пристрої замінимо 2, 3 одиниці схеми на Рис. 4. арифметико-логічним пристроєм (АЛП). Тоді кількість мікропріказов збільшиться до 5.
Функціональна схема ОЧ ладу, у якій застосовується АЛП, представлена на Рис. 5. Тут АЛП використовується для виконання трьох дій, які визначаються таблицею 1.

Таблиця 1.

S3 S2 S1 S0 F `
0 0 0 0 A `+ C0
0 0 0 1 A `+ B` + C0
0 1 1 0 A `- B` - C0

У таблиці А `і B` - значення операндів, що надходять в АЛП, F `- значення результату, який формується на входах АЛУ; С0 - значення сигналу на вході перенесення молодшого розряду АЛП.
Відповідно до таблиці 1 в схемі Рис 5. використані п'ять мікропріказов: МК (0) - S0, MK (1) - S1, MK (2) - S2, MK (3) - C0, MK (4) - вхід даних всовуються при зсуві вправо на RG2.
Робота схеми визначається МП, представленої на Рис. 6. Список використовуваних імпульсних сигналів:
у1: (

y2: З RG2 =/y12: Z = RG2
y3: (> RG2 = /;> RG1 = /)
y4: RG3 = X
y5: RG2 = RG1;
y6: (RG1 = X; Tзн3 = P3; Tпп = 0;
Тзн1 = 1; СТ = 9;)
y7: RG1 (0) = 1
y8: Тзн1 = 0
У9: СТ = СТ-1
 9

 X (8: 0)
 

 RG3 MS KSM 0 MS D RG2 D RG1
 D 0 1 <> 0 <> 0
 2 D <1 D <1>
 1 3 y16 D> D>
 y17 R 8 y7 S0 8
 A C y6 C
 A0> y14>
 y4 C C П9 y5 A1 y1

 1
 y5

y3 1 D Tпер у15 D Tзн2 D Tзн1
y2 C Р14 У16 1 Р2
 У6 R У5 у1 З у14 З
1
y12
 1
 
 y11 y13 E
 
 0 ST
 1 1 P4 1
 2 P7
 3 y6 R ТПП ПРС P3 D Tзн3 P8 ...
 y6 ЕI
 y9 -1 y10 S y6 З

Рис. 3.

МК (2)
 
 

 RG3 MS KSM 0 MS D RG2 D RG1
 D 0 1 <> 0 <> 0
 2 D <1 D <1>
 1 3 МК (3) D> D>
 y17 R 8 y7 S0 8
 A У2 C y6 C
 A0 У5> y5>
 y4 C C П9 y5 A1 y1

Р14
МК (0)

 D Tзн2 D Tзн1
 МК (1) 1 Р2
 у1 З У5 З
 У5

Рис. 4.



 
 

 RG3 S3 АЛУ 0 MS D RG2 D RG1
 D MK (2) S2 F 1 <> 0 <> 0
 MK (1) S1 2 D <1 D <1>
 MK (0) S0 3 МК (4) D> D>
 A `P14 y11 R 8 y7 S0 8
 B `C9 У2 C y6 C
 MK (3) C0 A0 У3> y3>
 y4 C M y3 A1 y1

 
 y5 1
 y3
 D Tзн2 D Tзн1
Р2
 у1 З у3 З

 
 1 D T
 y3
 y1 1 C

Рис. 5.

5. Функціональна схема керуючої частини

Функціональна схема УЧ пристрою представлена на Рис. 8 і включає наступні основні частини: тригер запуску (Тзап), що управляє пам'ять (УП), регістр адреси МК (RGAMK), схему формування сигналів МО у1 - У12, основу якої становить дешифратор МК (DCMK), мультиплексор логічних умов (MS) і тригер помилки (Тош), що встановлюється в 1 при виявленні помилки в МК, зчитується з УП.
Виходячи з кількості вершин у графі МП на Рис. 6 і її складності, визначимо орієнтовно кількість осередків в УП, що дорівнює 3 сегментами по 16 осередків у кожному. Формат МК, записуваної в комірці УП, наведено на Рис. 7.

MK Y XvSнов A `B

0 1 2 3 4 Q1 Q2 Q3 Q4 W P к.р

Рис. 7

Тут старші 9 розрядів утворюють операційне поле МК. У перші 5 розрядах кодуються горизонтальним способом мікропрікази МК (0 - 4),
 початок

 4
 ?
 0 1 2
 y6 6
 
 y11 1 9
 0
 
 0 МК (1,2), 2 11 МК (0), 2
 P5
 1 1 10
 МК (0), у2 7
 
 0 0 15 0
 P3 P14 1
 1 1 1 12
 0 8
 P1 9
 
 1 0 4
 МК (4), y3, y9 y3, y9 3
 1
 МК (0), 2 1 МК (1,2), 2
 0
 P4 7 0
 1 8
 0 1
 P15 МК (1,2), 2 1 МК (0), 2
 1
 МК (1,2), у2 12
 5,2
 8 1 13
 y12 1
 0 1
 МК (3), 2
 у2, У5
 0 8
 1
0 1
 1
 0 3
 1
 У12 10


кінець

Рис. 6.
в наступних 4-х розрядах (Q1, Q2, Q3, Q4) кодуються вертикальним способом МО. У них фіксується номер сукупності імпульсних керуючих сигналів МО, що входять в дану МК. В МП на Рис. 6 входять 12 таких сукупностей сигналів. Позначимо їх як: Y1 = y2, Y2 = y6, Y3 = y1, Y4 = y7, Y5 = y8, Y6 = y9, Y7 = (y5, y2), Y8 = y10, Y9 = y12, Y10 = y4, Y11 = y11, Y12 = (y3, y9).
Адресне поле МК включає 4-х розрядне поле Х, в якому фіксується номер логічного умови рi (i = 1-15), і 4-х значне поле адреси МК А = А `В де В - молодший розряд адреси.
При формуванні адреси наступної МК значення перевіряється умови рi підставляється в молодший розряд адреси А.
Також є розряд W за яким здійснюється зупинка МП, і розряд межсегментного переходу Р, при одиничному значенні якого виробляється межсегментний перехід, адресу нового сегменту береться в полі Х.
Останній розряд в МК є контрольним розрядом перевірки на парність.
У цілому схема на Рис. 8 працює таким чином. По сигналу "Запуск" в RGAMK фіксується початкова адреса = 0. При цьому на виходах УП з затримкою, що дорівнює часу читання інформації з УП, формуються розряди МК, записаної за цією адресою.
Одночасно по сигналу "Запуск" Тзап встановлюється в 1, і в схему УЧ починають циклічно надходити сигнали z1, z2. По сигналу z1 в ОЧ надходять імпульсні сигнали, що управляють, за z2 в регістр RGAMK записується адреса наступної комірки пам'яті.

6. Принципова схема керуючої частини

Принципова схема побудована на основі загальної шини до якої вводяться всі вхідні і вихідні сигнали.
Тригери Тзап, Тош і Т реалізовані на мікросхемі ТВ9, RGAMK і GRSEG на мікросхемах ТМ8, MS - на КП1, схема М2 на 2-х елементах ІП5 і мікросхемі ЛП5, схема формування імпульсних сигналів на дешифратор ІД3, УП - на п'яти елементах ПЗУ РТ4 .


 ош помилка 0 RG
 З & S Тош 1 SEG 0 К.Р. ___
 Р 1 М2 ОШ
 R & C
 
 R ОШ
 A УП ...
запуск 0 RG 0
 1 J Tзап 1 AMK 1
 З C А `` 2 2
 остан K 3 3
скидання C
 R
R



 В
 0 MS & 1
 Р1 1
 R Z2 A ``...
 T & Р15 15 &
 D
 A
 & C &
C Z1 Р
 остан
 0 0 у1
 ___ 2 DC 1 схема у2
 ОШ 4 MK ... формую ....< br />  8 у1 - У12
 MK (4) 15 У12
 MK (3)
 MK (2) C
 MK (1)
 MK (0)

Рис. 8.

7. Таблиця мікрокоманд

адреса комірки МК Q WP XvS A `B Примеч МК ЛУ
00 0000 0000 0 1010 00 0010 0010 у4 Р2
 0001 00000 0000 00 1111 1100 Р15
 0010 00000 0010 00 0000 0100 У6
 0011 00000 0001 00 0000 1111 у2
 0100 00000 1010 00 0101 0110 у11 Р5
 0101 00000 0111 00 0000 1110 у2, У5
 0110 00000 0000 00 0011 1000 Р3
 0111 10000 0001 00 0011 1000 МК (0), у2 Р3
 1000 00000 0000 00 1110 1010 Р14
 1001 00000 0000 00 0001 1010 Р1
 1010 00000 1100 00 0100 0000 у3, У9 Р4
 1011 00001 1100 00 0100 0000 МК (4), у3, У9 Р4
 1100 00000 1001 00 0000 0101 У12
 1101 01100 0001 00 0000 1100 МК (1,2), у2
 1110 00000 1001 10 0000 0000 У12 останов
 1111 00000 0010 01 0001 0000 У6 межс.БП
01 0000 0000 0 0000 00 1001 0010 Р9
 0001
 0010 00000 0011 00 1011 0100 у1 Р11
 0011 00000 1000 10 0000 0000 У10 останов
 0100 01100 0001 00 1010 0110 МК (1,2), у2 Р10
 0101 10000 0001 00 1010 0110 МК (0), у2 Р10
 0110 00000 0100 00 0111 1000 У7 Р15
 0111 00000 0000 00 0111 1000 Р15
 1000 00000 0110 00 0100 1010 У9 Р4
 1001 00000 0000 00 1100 1100 Р12
 1010 00000 0000 00 0000 0010 БП
 1011 00000 0000 00 0011 1100 P3
 1100 00000 1001 01 0010 0001 y12 межс.БП
 1101 00000 0000 00 0001 1110 P1
 1110 10000 0001 01 0010 0000 МК (0), у2 межс.БП
 1111 01100 0001 01 0010 0000 МК (1,2), у2 межс.БП
10 0000 0000 0 0000 00 0111 0010 Р7
 0001 00000 0111 00 1000 1000 У5, у2 Р8
 0010 00000 0000 00 1000 0100 Р8
 0011 00000 01 0001 1100 у межс.БП
 0100 00000 0000 01 0001 1100 межс.БП
 0101 00000 0000 00 0001 0110 Р1
 0110 01100 0001 01 0001 1100 МК (1,2), у2 межс.БП
 0111 10000 0001 01 0001 1100 МК (0), у2 межс.БП
 1000 00000 0000 00 0001 1010 Р1
 1001 00000 0000 00 1101 1010 Р13
 1010 00000 0000 00 1000 1100 Р8
 1011 00010 0001 00 1000 1100 МК (3), у2 Р8
 1100 00000 1001 10 0000 0000 У12 останов
 1101 00000 0000 00 0001 1110 Р1
 1110 00000 1001 10 0000 0000 У12 останов
 1111 00000 0000 01 0011 0000 межс.БП
11 0000 0000 0 0000 00 0011 0010 Р3
 0001
 0010 00000 1001 10 0000 0000 У12 останов
 0011 00000 1000 10 0000 0000 У10 останов


Література

1. Курс лекцій з предмету "Процесори"

2. Карцев М.А. Арифметика цифрових машин. М. "Наука" 1969

3. Шило В.Л. Популярні цифрові мікросхеми. М. "Радіо і зв'язок"

Специфікація


№ Позначення Кол. Адреса
1 К155ЛІ4 1 DD1
2 К155ЛІ6 1 DD2
3 К155ЛЛ1 1 DD3
4 К155ТВ9 2 DD4, DD5
5 К155ТМ8 2 DD6, DD7
6 К556РТ4 5 DD8 - DD12
7 К155ІП5 2 DD13, DD14
8 К155ЛП5 1 DD15
9 К155КП1 1 DD16
10 К155ЛІ1 1 DD17
11 К155ІД3 1 DD18
12 К155ЛН1 2 DD19, DD20






13