I частина: Проектування виродженого автомата.

Спроектувати на елементах ТТЛ "генератор 4-х розрядних кодів" деякої системи числення.
Тобто синтезувати синхронний лічильник М-розрядний (М <16), на вхід якого подається регулярна зовнішня послідовність тактових імпульсів.>
Кожен стан лічильника (тобто цифра заданої системи) зберігається протягом одного повного такту. Значення цифр з'являється на виходах Q3, Q2, Q1, Q0. Автомат також повинен виробити синхронний перенесення (в слід. Розряд заданої системи), яким служить останній тактовий імпульс у циклі рахунку. Для його виділення повинен бути сформований стрибає "y", тобто булева функція, яка активна на останньому такті циклу. А саме виділення повинно забезпечувати мінімальну затримку вихідного імпульсу переносу.
У схемі автомата повинні бути ланцюга, що здійснюють авто скидання в початковий стан при кожному включенні харчування.
Потрібно:
- Скласти таблицю функціонування автомата;
- Мінімальну функцію збудження і стробі;
- Побудувати осцилограми всіх вихідних функцій, що включають функції стробі та сигналу переносу;
- Побудувати схему автомата.
-

Рішення поставленої задачі:

а.) Складемо таблицю функціонування автомата:

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 y
0 0 0 0 0 0 Ф 0 Ф 0 Ф 1 Ф 0
1 0 0 0 1 0 Ф 0 Ф 1 Ф Ф 1 0
2 0 0 1 0 0 Ф 0 Ф Ф 0 1 Ф 0
3 0 0 1 1 0 Ф 1 Ф Ф 1 Ф 1 0
4 0 1 0 0 0 Ф Ф 0 0 Ф 1 Ф 0
5 0 1 0 1 0 Ф Ф 0 1 Ф Ф 1 0
6 0 1 1 0 0 Ф Ф 0 Ф 0 1 Ф 0
7 0 1 1 1 1 Ф Ф 1 Ф 1 Ф 1 0
8 1 0 0 0 Ф 0 0 Ф 0 Ф 1 Ф 0
9 1 0 0 1 Ф 0 0 Ф 1 Ф Ф 1 0
10 1 0 1 0 Ф 0 0 Ф Ф 0 1 Ф 0
11 1 0 1 1 Ф 0 1 Ф Ф 1 Ф 1 0
12 1 1 0 0 Ф 1 Ф 1 0 Ф 1 Ф 1
0 0 0 0


б.) Складемо карти Карно і за допомогою них знайдемо мінімізований функції збудження і стрибає.




0 0 0 0
0 0 1 0
Ф Х Х Х
Ф Ф Ф Ф
   

J3 = Q2Q1Q0




Ф Ф Ф Ф
Ф Ф Ф Ф
1 Х Х Х
0 0 0 0
   

K3 = Q2




0 0 1 0
Ф Ф Ф Ф
Ф Х Х Х
0 0 1 0
   

J2 = Q1Q0




Ф Ф Ф Ф
0 0 1 0
1 Х Х Х
Ф Ф Ф Ф
   

K2 = Q3 v Q1Q0




0 1 Ф Ф
0 1 Ф Ф
0 Х Х Х
0 1 Ф Ф
   

J1 = Q0




Ф Ф 1 0
Ф Ф 1 0
Ф Х Х Х
Ф Ф 1 0
   

K1 = Q0




1 Ф Ф 1
1 Ф Ф 1
0 Х Х Х
1 Ф Ф 1
   

J0 = Q3Q2




Ф 1 1 Ф
Ф 1 1 Ф
Ф Х Х Х
Ф 1 1 Ф
   

K0 = 1




0 0 0 0
0 0 0 0
1 Х Х Х
0 0 0 0
   

y = Q3Q2

ст.) Побудуємо осцилограми всіх вихідних функцій, вкл функцію стробі та сигналу переносу.
 
З

Q0

Q1

Q2

Q3

y

Cвих

р.) Побудова схеми автомата.

II частина: Проектування інтерфейсу ЗУ деякого МПУ.

Побудувати інтерфейс ЗУ на реальних МС, наведених у таблиці.
Блоки ПЗУ і ОЗУ повинні містити резервні місця для модернізації. Резерв може бути до 50% робочого об'єму і блоку, але не менше 1 МС вибраного типу.
За умови восьмирозрядного виходу потрібно:
- Визначити обсяг простору пам'яті, включаючи резервні сегменти;
- Скласти таблицю адрес, починаючи з адреси 0ХХ0, де ХХ = n - номер студента по журналу в 16-річної системі;
- Побудувати спрощену схему інтерфейсу.

При побудові блоку ПЗУ використовувати МС ППЗУ серії КР556 для Lпзу <6 Кб і МС СППЗУ (К573) для Lозу> 7Кб.
При побудові блоку ОЗУ - МС з технологією: ТТЛ для Lозу <3 Кб, І * ІЛ для 7Кб
При підлозі цілому числі сегментів в блоці допускається використання МС іншої технології з ємністю 0,5 сегмента. Залишок неповного сегмента віднести до резерву.

Рішення поставленої задачі:

а.) Визначимо обсяг простору пам'яті, включаючи резервні сегменти.

Для ПЗУ можна вибрати п'ять МС СППЗУ типу К573РФ2 з організацією 2К * 8 = 2Кб.
Тоді обсяг одного сегмента можна вибрати рівним 2 Кб = 80016. Візьмемо п'ять таких МС і, таким чином, отримали обсяг ПЗП рівним 10 Кб, але нам необхідно набрати 11 Кб, тому візьмемо ще два МС СППЗУ типу К573РФ1 з організацією 1К * 8 = 1Кб для організації шостого сегмента, половина якого буде використано, а інша половина буде в резерві.
Для резерву візьмемо два МС СППЗУ типу К573РФ2 з організацією 2К * 8 = 2Кб, тобто обсяг резерву вийшов рівним 5 Кб.
З резервом в 5 Кб для ПЗУ отримали вісім сегментів.

Для ОЗУ можна вибрати МС nМОП типу КМ132РУ8А з організацією 1К * 4 = 0,5 Кб. Але для побудови одного сегмента буде потрібно чотири такі МС.
З резервом в 2Кб для ОЗУ буде потрібно три таких сегмента.

Отже, загальний обсяг блоку ЗУ з резервом повинен становити 8 +3 = 11 сегментів.

б.) Складемо таблицю розподілу адрес.


Сегмент 16-розрядний адреса
I 00E0 - 08DF
II 08E0 - 10DF
III 10E0 - 18DF
IV 18E0 - 20DF
V 20E0 - 28DF
VI 28E0 - 30DF
VII 30E0 - 38DF
VIII 38E0 - 40DF
IX 40E0 - 48DF
X 48E0-50DF
XI 50E0-58DF


ст.) Побудова спрощеної схеми інтерфейсу ЗУ.

III частина: Розробка фрагменту програми МПУ.

Скласти фрагмент програми МПУ у вигляді підпрограми (або у вигляді програми обслуговування переривання ПОП), що є в варіанті.
Початкова адреса для підпрограми: [P] = 63 + n10

Потрібно:
- Мовою Асемблера з дотриманням вимог формату бланка;
- Коментар повинен давати повний опис дій конкретного завдання, а не опис даної команди;
- В кінці будь-якого коментарю повинна бути дана тривалість операції - необхідне число тактів синхронізації.

Рішення поставленої задачі:

; Підпрограма на мові Асемблер:

ORG 00D4H; Підпрограма починається з; адреси 00D416
LXI D, 0200H; бл.1Загрузка адреси молодшого; байти числа Х1 в пару; регістрів DE (Т.10)
MVI B, 0002H; бл.2 Підготовка лічильника; додавань, т.е.непосредствен-; ве присвоєння регістру В; значення 2 (т.7)
XRA A; бл.3 Обнулення акумулятора,; а також встановлення в нуль тр-а яма перенесення Tc і Tv (т.4)
LOOP2: LXI H, 0300H; бл.4 Завантаження адреси молодшого; байти числа Х2 або (Х1 + Х2) в; пару регістрів HL (Т.10)
MVI C, 0006H; бл.5 Підготовка лічильника; байтів, тобто безпосереднє; присвоєння лічильником байтів С; значення 6, тому що після; складання Х1 і Х2 може; виникнути перенесення і число; виявиться вже в 6 байтах, а не в 5 (т.7)
LOOP1: LDAX D; бл.6 Завантаження в акумулятор; наступного байта числа Х1; або Х3, що зберігається за адресою; в парі DE (т.7)
ADC M; бл.7 Підсумовування байтів; чисел Х1 або Х3 і Х2 або; (Х1 + Х2), а також перенесення, і, якщо такий був (т.4)
DAA; бл.8 Десяткова корекція; акумулятора (тому що в мене коди; BCD та максимальне число; тут 9, а не 16) (т.4)
MOV M, A; бл.9 Пересилання чергового; байти часткової суми; (Х1 + Х2) на місце Х2 (т.7)
DCR C; бл.10 Зменшення на 1; лічильника байтів (т.5)
JZ NB; бл.11 УП: якщо вміст рах. ; байтів одно 0 (С = 0), то; перехід до бл. 15, якщо ж С = 0,; тобто ще не всі байти чисел; складені, то перехід до; підсумовування слід. байтів,; тобто до блоку 12 (Т.10)
INХ D; бл.12 Перехід до адреси; наступного байту числа Х1; або Х3 шляхом позитивного; інкремента пари регістрів DE (т.5)
INХ H; бл.13 Перехід до адреси; наступного байта числа Х2 або (Х1 + Х2) шляхом; позитивного інкремента; пари регістрів HL (т.5)
JMP LOOP1; бл.14 БП до блоку для 6; підсумовування слід. байтів; чисел Х1 і Х2 або Х3 і; (Х1 + Х2) (до початку зовнішнього циклу) (Т.10)
NB: DCR B; бл.15 Перехід до підсумовування суми; Х1 + Х2 з числом Х3, тобто зменшення; лічильника додавань на 1 (т.5)
RZ EN; бл.16 УП: якщо В = 0, тобто всі три числа; складені, то повернення в основну; програму, якщо В = 0, тобто не всі числа; складені, то перехід до слід. блоку 17 (Т.10)
LXI D, 0400H; бл.17 Завантаження адреса молодшого байта числа; Х3 в пару регістрів DE (Т.10)
JMP LOOP2; бл.18 БП до блоку 4 для підсумовування числа; Х3 з сумою (Х1 + Х2) (до початку зовнішнього; циклу) Т.10)
EN: END; кінець підпрограми


III частина: Підпрограма.

Скласти три позитивних 10 - значних десяткових числа Х1, Х2, Х3, представлені в коді BCD і зберігаються в секторах ОЗУ з адресами молодших байтів соот. 20016; 30016; 40016.

Помістити отриману суму (також в коді BCD) з урахуванням старшого (шостого) байти на випадок переповнення в секторі ОЗУ на місце Х2, тобто за адресою 30016.
Передбачається, що шості байти у вказаних секторах спочатку порожні.
Це - завдання з подвійним (вкладеним) циклом.


Блок - схема алгоритму:



Завдання:

I частина: Лічильник прямого рахунку.

М = 13; тригери типу JK.
Код двійковий, що зростає;
Використовуються стану: а0, а1 ... А12.

II частина: Інтерфейс ЗУ.

Lпзу = 11 KB; Lозу = 4 KB.

III частина: Підпрограма.

Скласти три позитивних 10 - значних десяткових числа Х1, Х2, Х3, представлені в коді BCD і зберігаються в секторах ОЗУ з адресами молодших байтів соот. 20016; 30016; 40016.

Помістити отриману суму (також в коді BCD) з урахуванням старшого (шостого) байти на випадок переповнення в секторі ОЗУ на місце Х2, тобто за адресою 30016.
Передбачається, що шості байти у вказаних секторах спочатку порожні.
Це - завдання з подвійним (вкладеним) циклом.


Блок - схема алгоритму: