Вибір логічної структури процесора

ТЕХНІЧНЕ ЗАВДАННЯ.

1. Вибрати логічну структуру процесора (склад пристроїв,
їх функції та принципи взаємодії), виходячи з принципів роботи
ЕОМ Єдиної системи (ЕОМ загального призначення).
2. Обгрунтувати вибір технічних параметрів процесора з метою
забезпечення досягнення заданого значення продуктивності
- Продуктивність П = млн.оп/с):
- Машинний такт Т = 10-100 нс;
- Цикл локальної пам'яті Тл = 10-100 нс;
- Час вибірки з основної пам'яті Тп = 100-1000 нс.
3. Розробити часові діаграми та визначити тривалість
виконання основних команд процесора.
4. Оптимізувати техніко-економічні параметри процесора для
досягнення максимальної його ефективності: максимальної
продуктивності при мінімальній вартості пристрою, виходячи з
обсягу обладнання пристрою (кількість використовуваних елементів)
або обсягу пам'яті, статистики використання пам'яті і наступного
співвідношення: вартість елементів пристрою обернено пропорційна
технічними параметрами.

В В Е Д Е Н Н Я

Центральний процесор виконує основну роботу з
перетворення даних у обчислювальної системі і, крім того,
здійснює в ній функції автоматизованого управління в
відповідно до алгоритмами керуючої програми операційної
системи. Зокрема, центральний процесор взаємодіє з
каналами введення-виведення, запускаючи операції вводу-виводу і отримуючи
інформацію про результати їх виконання, а також про стан системи
вводу-виводу.
Центральний процесор - це пристрій, що забезпечує обробку
даних по заданнной програмі. Центральний процесор виробляє
наступні основні види операцій: виконання команд, переривання,
скидання, реєстрацію стану (запис інформації про стан
обчислювальної системи в цілому або її окремих компонентів в
певні області основної пам'яті). Програму та обробляються по
ній дані процесор вибирає з основної (оперативної) пам'яті.
Процесор включає в себе, в більшості випадків, одне або
декілька операційних (або арифметичних-логічних пристроїв),
пристрій управління, локальну пам'ять, засоби контролю і
діагностики.
Арифметично-логічний пристрій (АЛП) виконує операції
перетворення даних. Воно включає в себе один або кілька
суматори та регістри для зберігання проміжних даних і результатів
перетворень.
Арифметичне-логічний пристрій може бути расшіріно
спеціалізованими операційними пристроями: сдвігателем, швидким
помножувач, десятковим суматора, конвертером та ін
Пристрій управління (УУ) - автомат керуючий процесами
передачі та обробки інформації в процесорі. Цей пристрій
приймає команди та формує послідовність керуючих
сигналів, перевіряє і т.п. Воно входить до роботи функціональних вузлів
шляхом видачі синхронізуючих і керуючого сигналів.
У складі процесора може знаходиться локальна пам'ять
різного функціонального призначення: робочі регістри, РОН,
регістри покажчики, керуючі регістри, регістри службових слів і
т.п. Службова пам'ять може використовуватися для буферизації даних і
команд, зберігання таблиць перетворення адреси, ключів захисту та ін
Процесор може містити в собі набір спеціальних
системних засобів: службу часу (добові годинник, таймер і т.п.),
кошти міжпроцесорних зв'язку, пульт управління системою та ін
Засоби контоль і діагностики дозволяють виявляти і
усувати несправності без втрати проізводітетьності процесора.

Логічна структура Процесор.

Процесор виконує програму, обирану з основної
(оперативної) пам'яті, в нескольно етапів: вибірка команди, розпакування
команди і вибірка операндів, виконання операції та запис результатів
в основну пам'ять, а, при необхідності, і обробку переривання,
зміна стану процесора або системи в цілому.
Логічну структуру ЦП (рис.1) включає ряд функціональних
засобів: засоби обробки, засоби управління системою і
програмою, локальна пам'ять, засоби управління каналами і основний
пам'яттю, системні засоби.
Засоби обробки забезпечують виконання операцій з
фіксованою та плаваючою комою, операцій з десятковими даними і

полями змінної довжини. Локальна пам'ять складається з регістрів загального
призначення і регістрів з плаваючою точкою, а також керуючих
регістрів.
Засоби управління каналами забезпечують зберігання даних
(буфер даних каналу), підготовлених до передачі або прийнятих з
каналу, а також управління пріоритетний доступ обробної
підсистеми через канал введення/виводда до перефірійному обладнання.
Центральний процесор ЄС ЕОМ включає в себе наступні базові
кошти принципів роботи ЄС ЕОМ:
- Локальна пам'ять: регістри загального призначення (16х32 р),
регістри плаваючою комою (4х64 р), керуючі регістри (16х32 р);
- Повний набір команд: команди арифметики з фіксованою і
плаваючою комою, команди десяткова арифметика;
- Системні засоби: пряме управління, інтервальний таймер,
годинники, компаратор, захист пам'яті, засіб умовного обміну і т.д.
Для зберігання поточної інформації оброблюваної програми в
центральному процесорі є локальна пам'ять: 16 регістрів загального
призначення, 4 регістра (для операндів) з плаваючою точкою (по 64
двійкових розряду). Процесор також використовує область основний
пам'яті, яка є постійно розподіленої областю
процесора для зберігання керуючої інформації, інформації переривання
і контролю.
Центральний процесор може звертатися за інформацією до 16
загальним регістрів, що мають нумерацію від 0 до 15. Вони можуть бути
використані для зберігання індексу в операціях над адресами, як
накопичують регістри в арифметичних операціях з фіксованою
точкою і в логічних операціях. До загального регістр можна помістити
одне слово (32 байти).
Регістри загального призначення ідентифікуються числами від 0 до 15 і
задаються в команді за допомогою чотирьох бітового поля R1. Два
суміжних загальних регістра (парний і наступної непарний) можуть
використовуватися для зберігання одного операнда розміром 8 байт.
В операційній арифметики з плаваючою точкою використовуються 4
спеціалізованих регістра ємністю 8 байт кожен. Вони
ідентифікуються номерами 0, 2, 4 і 6. Кожен з них може містити
короткий (32-бітове) або довге (64-бітове) число в форматі з
плаваючою точкою. В операціях арифметики з плаваючою точкою
розширеної точності для 128-бітових чисел використовуються пари
регістрів з плаваючою точкою 0-2 і 4-6.
До засобів управління пам'яттю відносяться буферна пам'ять,
пам'ять ключів, захист і засоби управління доступом до основної
пам'яті.
До системних засобів відносяться засоби служби часу:
годинники астрономічного часу, таймер і компаратор.
Інтервальний таймер використовується для звіту часу доби і
інтервалів часу. Звернення до інтервального таймеру для запису або
читання його значення може здійснюватися будь-якою командою, в якій
передбачено звернення до основної пам'яті.
Компаратор використовується для програмної прив'язки процесів до
певного моменту часу.
Для наближеної оцінки продуктивності процесора будемо
використовувати обмежений набір форматів команд та операндів.

Формати команд:

???????????????????? ? КОП? R1? R2? Формат регістр-регістр (RR)
???????????????????? 0 15

?????????????????????????????????????? ? КОП? R1? Х2? В2? D2? Формат регістр-пам'ять (Rх)
?????????????????????????????????????? 0 31

КОП - код операції;
R1 - регістр перший операнда;
R2 - регістр перший операнда;
Х2 - регістр індексу;
В2 - регістр бази;
D2 - зміщення адреси.

Формати операндів:

???????????????????? ? Зн? ? Коротка операнд з фіксованою комою
???????????????????? 0 15

?????????????????????????????????????? ? Зн? ? Нормальний операнд
?????????????????????????????????????? з фіксованою комою
0 31

?????????????????????????????????????? ? Зн? Порядок? Мантиса (24 розряду)? Коротка операнд з
?????????????????????????????????????? плаваючою комою
0 7 8 31

?????????????????????????????????????? ? ? ? ?????? ? Зн? Порядок? Мантиса (56 розрядів)? Довгий операнд з
?????????????????????????????????????? ? ? ? ?????? плаваючою комою
0 7 8 63

Зн - розряд знака числа (мантиси).

????????????????? ??????????????? ?????????????? ??????????????? ? Годинники добові? ? Керуючі? ? Регістри? ? Регістри?
????????????????? ? регістри? ? спільного? ? з плаваючою?
? Компаратор? ? 16х32? ? призначення? ? точкою?
????????????????? ? розряду? ? 16х32? ? 4х64?
? Таймер? ??????????????? ? розряду? ? розряду?
????????????????? ? РССП? ?????????????? ??????????????? ? Таймер? ??????????????? ? ?
? інтервальний? ? ? ?
????????????????? ???????? ? ?
? ????????????? ????????????????????? ?
? ? ? ? ? ?
????????????????????????? ????????????????????????????????????? ? Засоби управління? ? Засоби обробки?
????????????????????????? ????????????????????????????????????? ? Управління? Управління? ? Операції з? Операції з? Операції?
? системою? програмою ????? фіксований-? плаваючою? десяткового?
????????????????????????? ? ? ною точкою? точкою? арифметики?
? ? ? ? ? ? ? ? і полів пе-?
? ? ? ? ? ? ? ? ремінною?
? ? ? ? ??? ? ? ? довжини?
? ? ??????????????????? ????????????????????????????????????? ? ??????????? ???????????????????????????? ?????????????? ?????????????? ? ? ? ?????????????????????????????????????? ? Пульт? ? ? ?????????? ? ?
? управління? ? ? ?????????????????????????????????????? ?????????????? ? ? ? Засоби? Засоби? Засоби?
? ? ? динамічного? корекції? захисту?
? ? ? перетворень-? помилок? пам'яті?
?????????? ? ня адреси? ? ?
? Канали? ?????????????????????????????????????? ? введення-? ? Основна пам'ять?
? виводу? ? ?
?????????? ?????????????????????????????????????? 
Рис 1. Логічна схема процесора.

ВИБІР структура процесора.

Вибір структури процесора визначається двома факторами:
досягнення заданої продуктивності при мінімальних витратах
обладнання.
Відомі наступні способи підвищення продуктивності
процессра:
1) совмешеніе окремих етапів виконання послідовно
обираних команд і етапів виконання операцій;
2) предвибірки і буферизація команд та операндів;
3) введення декількох операційних пристроїв;
4) вибір алгоритмів прискореного виконання операцій;
5) спеціалізація операційних пристроїв;
6) введення в структуру буферної пам'яті (кеш-пам'ять);
7) підвищення рівня системи команд (спецоперації).
Кожен спосіб тягне за собою збільшення обсягу обладнання, а
значить і збільшення вартості процесора і, отже, зниження
його ефективності, тому необхідно оцінювати доцільність
використання кожного способу з урахуванням витрат обладнання.

На рис.2 показані часові діаграми виконання команди з
розбиттям на етапи виконання: ВК - вибірка команди; РК - розпакування
команди; АТ - обчислення адреси операнда; ВО - вибірка операнда;
ВП - виконання операції; ЗР - запис результату. При цьому окремі
етапи (РК, АТ) можуть бути виконані за один такт, всі інші етапи
можуть вимагати для свого виконання кількох тактів. Поєднання
може виконуватися тільки для етапів однакової довжини; для випадку,
коли тривалість суміщаються етапів різна, тривалість
виконання етапу вибирається по найбільшому часу виконання.
Поєднання не може бути виконано для взаємозалежних команд, так
як виконання наступної команди залежить від результату попередньої
операції: операція переходу або використання результату як операнда
наступної операції.
Час виконання виконання команди процесором, за наявності
поєднання, визначається виразом:

ТКТ = (N-Nc +1),

де ТКТ - час виконання команди (тактів);
N - кількість тактів виконання команди;
Nc - кількість суміщених тактів.

Таким чином продуктивність процесора визначається як
кількістю тактів виконання кожної команди і часом переходу
команд, так і кількістю рівнів поєднання обробки команд.
Метод суміщення виконання команд забезпечує збільшення
пропускної здатності пристроїв і при цьому не змінює час
обробки окремої команди. Тому, якщо серед команд зустрічаються
залежні, то пропускна здатність процесора знижується на величину
певну характером залежності суміщаються команд. Залежність
команд як би зменшує число рівнів поєднання, а отже, і
пропускну здатність процесора.
Слід враховувати, що суміщення виконання команд збільшує
обсяг обладнання і ускладнює схеми управління тим сильніше, ніж
більше число рівнів сполучення.
При виборі структури процесора з поєднанням виконання команд
повинно бути визначено:
- Кількість незалежних виконавчих блоків;
- Структура та алгоритми роботи виконавчих блоків;
- Організація виконання команд передачі управління;
- Організація внутрішньої пам'яті процесора;
- Ступінь спільного використання обладнання процесора в
різних режимах обробки і управління.
На рис.3 представлена структурна схема процесора з повним
поєднанням виконання команд. Блок вибірки команд (БВК) містить
власний суматор для обчислення адреси операнда. Буфери команд
призначені для зберігання послідовності виконуваних команд, в
тому числі за двома альтернативними напрямками для швидкого переходу.
Блок вибірки операндів має окремі регістри адреси і опреранда,
що дозволяє поєднувати запит на вибірку та отримання попереднього
операнда. Буферна пам'ять операндів зберігає послідовність
операндів і коди операцій послідовно виконуваних команд.
Арифметико-логічний пристрій (АЛП) має регістри на вході і
вихід основного суматора, що дозволяє подавати нові операнди
одночасно із записом результату попередньої операції.
Сверхоператівная буферна пам'ять дозволяє скоротити час
звернення до основної пам'яті до 2-х машинних тактів.
Критерієм ефективності структурної побудови процесора для
всіх моделей ЄС ЕОМ є відношення продуктивності до
вартості, тобто досягнення заданої продуктивності при найменших

витратах обладнання. Техніко-економічна ефективність може бути
визначена наступним чином:

Р = Пр/Ср (ком/с * руб),

де Пр - реальна продуктивність пароцессора (млн.ком/с);
Ср - вартість процесора (млн. руб).
У розрахунках Ср враховуються тільки основні пристрої, вказані
у структурі. Опрацювання пристрої управління не проводилася.

а) виконання одиночної команди: Тк = ТВК + Тво + Top + ТЗР 2 * Тм

ВК РК АТ ВО ВП ЗР
?----???????????----??????----? N такту: 1 2 3 4 5 6

б) виконання команд з частковим поєднанням:

Команди: Тк = ТВК + Тво + Top + ТЗР
ВК РК АТ ВО ВП ЗР
N ?----???????????----??????----? ? ? ? ? ? ВК РК АТ ВО ВП ЗР
N 1? ? ? ? ?----???????????----??????----? ? ? ? ? ? ? ? ? ? ВК РК АТ ВО
N 2? ? ? ? ? ? ? ? ?----???????????----? ? ? ? ? ? ? ? ? ? ? ? ? ?
N такту: 1 2 3 4 5 6 7 8 9 10 11 12

в) виконання команд в режимі повного суміщення:

Команди: Тк = Топ
ВК РК АТ ВО ВП ЗР
N ?----???????????----??????----? ? ? ВК? РК? АТ? ВО? ВП? ЗР
N 1? ?----???????????----??????----? ? ? ? ВК? РК? АТ? ВО? ВП? ЗР
N 2? ? ?----???????????----??????----? ? ? ? ? ВК? РК? АТ? ВО? ВП? ЗР
N 3? ? ? ?----???????????----??????----? ? ? ? ? ? ВК? РК? АТ? ВО? ВП? ЗР
N 4? ? ? ? ?----???????????----??????----? ? ? ? ? ? ? ВК? РК? АТ? ВО? ВП? ЗР
N 5? ? ? ? ? ?----???????????----??????----? ? ? ? ? ? ? ? ? ? ?
N такту: 1 2 3 4 5 6 7 8 9 10 11

Рис.2. Принципи суміщення виконання команд.

Команди від ВП
Буфери ???????????????????????????? ????????????? команд ??????? ??????? ?????????????????? ??????? ??????? ? Сверхоператівная ???????? ??????? ??????? ? буферна пам'ять? до ОП
??????? ??????? ? (кеш-пам'ять) ???????? ??????? ??????? ?????????????????? ?
? ? ? ? ? ??? ? ? ? ? ??? ? ? ? ? ? ? Операнди?
????????????????????????????? ? ??????????? ?
??????? Регістр команд ??????????? Локальна? ?
? ????????????????????????????? ? ? пам'ять? ?
? ? ? ? ? ??????????? ?
? БВК? ?????????????????????? ? ?
? ? ??????????? ??????????? ? ? ? ? ?
? Адресний суматор? ? ? ?
? ? ????????????????????? ? ? ? ? ?
? ? ? ? ? ? ? ? ? ??? ? ? ? ? ? ? ? ? ? ? ? ?
? ???????????????????????????? ? ?
? ? ? ? ? ? ? ? ? ??? ? ? ? ? ? ? ? ? ? ? ?
? ????????????????????????????? ? ? ?
? ? ? Регістр адреси? ? ? ? ?
? ????????????????????????????? ? ? ?
? ? ?????????????????????????????????????? ? БВО ?????????????????????? ?????? ? ? ? ? ??????????? ?
? ????????????????????????????? ? Буферна? ?
? ? ? Регістр операнда? ? ? пам'ять? ?
? ????????????????????????????? ? операндів? ?
? ? ? ? ? ? ? ? ? ??? ? ? ? ? ? ? ? ? ??????????? ?
? ?????????????????????? ?
? ? ? ? ? ? ? ? ? ??? ? ? ? ? ? ? ? ? ?
? ????????????? ??????????????????????? ? ? ????????????? ????????????? ? ?
? ? Регістр 1? ? Регістр 2? ?
? ? ????????????? ????????????? ? ?
? ? ? ?
? ? ???????????? ???????????? ? ?
????????? Суматор?
? ?????????????????????? ? ?
?????????????????????? ?
? АЛУ? Регістр результату ?????????????????????? ?????????????????????? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

Рис.3. Структурна схема процесора з суміщенням
виконання команд.

Вибір алгоритму І ТИМЧАСОВИХ діагр ВИКОНАННЯ ОСНОВНИХ ОПЕРАЦІЙ.

Оцінимо тривалість основних операцій, що мають найбільшу
зустрічальність (вага) і тому що визначають продуктивність
процесора (табл. 2). Будемо робити оцінку часу виконання (Т)
команди в кількості машинних тактів (Тм).

1) Загрузка (регістр-регістр):

???????????????????? ? КОП? R1? R2? L R1, R2 (R2) = (R1)
???????????????????? 0 15

За командою LR проводиться вибірка з регістра другу операнда
і запам'ятовування отриманого значення в регістрі перший операнда, з
одночасним знищенням його вихідного вмісту.

RK BO ЗР Т = 3 * Тм
???????????????? Т =

2) Загрузка (пам'ять-регістр):

?????????????????????????????????????? ? КОП? R1? Х2? В2? D2? L R1, D2 (X2, B2)
?????????????????????????????????????? (D2 + (X2) + (B2)) = (R1)
0 31

Команда L виробляє пересилання повного слова за адресою
D2 + (X2) + (B2) з основної пам'яті в регістр загального призначення R1.

РK АТ BO ЗР Т = 4 * Тм + Тп
???????????----?????? Т =

3) Запам'ятовування (регістр-пам'ять):

?????????????????????????????????????? ? КОП? R1? Х2? В2? D2? ST R1, D2 (X2, B2)
?????????????????????????????????????? (D2 + (X2) + (B2)) = (R1)
0 31

За командою ST вміст регістра загального регістра R1 поміщається
в основну пам'ять за адресою, якою визначається як D2 + (X2) + (B2).

РК ВО ЗР Т = 3 * Тм + Тп
???????????----? Т =

4) Додавання/віднімання, фіксована кома (регістр-регістр):

???????????????????? ? КОП? R1? R2? AR R1, R2 (R1) + (R2) = (R1)
???????????????????? 0 15

При виконання команди AR вміст регістру R1 складається з
вмістом регістра R2 і результат поміщається в R1.

При виконання SR від вмісту регістра R1 віднімається содер-
жімое регістра R2 і результат заноситься до R1.

РК ВО ВП ЗР
????????????????????? Т = 4 * Тм; Т =

5) Додавання/віднімання, фіксована кома (регістр-пам'ять):

?????????????????????????????????????? ? КОП? R1? Х2? В2? D2? A R1, D2 (X2, B2)
?????????????????????????????????????? (R1) + (D2 + (X2) + (B2)) = (R1)
0 31

За командою A вміст першого операнда, зчитується з R1,
складається з вмістом другу операнда, що знаходиться в пам'яті за
адресою D2 + (B2) + (X2). Результат поміщається в R1.

РК АТ ВО ВП ЗР Т = 5 * Тм + Тп
???????????----??????????? Т =

6) Додавання/віднімання, плаваюча кома (регістр-регістр):

???????????????????? ? КОП? FPR1? FPR2? AER R1, R2 (FPR1) + (FPR2) = (FPR1)
???????????????????? 0 15
При виконанні команди AER вміст регістру плаваючою комою
FPR1 складається з вмістом регістра FPR2 в наступній последовате-
льності: порівнюються (СП) і вирівнюються порядки (ВП), негативний
операнд перетворюється на додатковий код (ДК), результат операції
(ОП) нормалізується (НР) і записується в FPR1. При виконанні SER з
вмісту регістра FPR1 в тій же послідовності віднімається
вміст регістру FPR2, результат нормалізується і заноситься в FPR1.

РК ВО СП ВП ДК ОП НР ЗР Т = 8 * Тм
????????????????????????????????????????? Т =

7) Додавання/віднімання: плаваюча кома, регістр-пам'ять

?????????????????????????????????????? ? КОП? R1? Х2? В2? D2? AE R1, D2 (X2, B2)
??????????????????????????????????????( R1) + (D2 + (X2) + (B2 )) = (R1)
0 31

За командою AE вміст першого операнда, зчитується з
регістра з плаваючою комою PPR1, підсумовується, у зазначеному вище
порядку, з вмістом другу операнда, що знаходиться в пам'яті за
адресою D2 + (B2) + (X2). Результат заноситься в FPR1.

РК АТ ВО СП ВП ДК ОП НР ЗР Т = 9 * Тм + Тп
???????????----??????????????????????????????? 
[* Кінець сторінки *] Т =

8) Множення, фіксована кома (регістр-регістр):

???????????????????? ? КОП? R1? R2? МR R1, R2 (R1 +1) * (R2) = (R1)
???????????????????? 0 15

Співмножники (слово) знаходяться в регістрах R2 і R1 1. За командою
MR співмножники перемножуються і результат (подвійне слово) заноситься в
R1 і наступний за ним регістр, що позначається як R1 1. Використовується
алгоритм множення одночасно на 2 розряду множимо. Приймається
співвідношення коротких і довгих операндів: 80% і 20%.

РК ВО ВП ЗР Т = 10 * Тм * 0.8 +19 * Тм * 0.2
???????????-----------?????? Т =

9) Множення, плаваюча кома (регістр-регістр):

???????????????????? ? КОП? FPR1? FPR2? MER R1, R2 (FPR1) * (FPR2) = (FPR1)
???????????????????? 0 15

Вміст регістра FPR1 (подвійне слово) множиться на
вміст регістру FPR2, результат (подвійне слово) нормалізується
(НР) і поміщається в FPR1. Операція підсумовування порядків поєднується
з операцією множення мантіс. Використовується алгоритм множення
одночасно на 2 розряду множимо. Приймається співвідношення коротких
і довгих операндів: 80% і 20%.

РК ВО ВП НР ЗР Т = 16 * Тм * 0.8 + 30 * Тм * 0.2
???????????-----------??????????? Т =

10) Ділення, фіксована кома (регістр-регістр):

???????????????????? ? КОП? R1? R2? DR R1, R2 (R1)/(R2) = (R1, R1 1)
???????????????????? 0 15

За командою DR подвійне слово в регістрі R1 і R1 1 ділитися на
вміст регістру R2. Після закінчення виконання ділення приватне
поміщається в R1 1, а залишок - в R1. Застосовується алгоритм без
відновлення залишку. Приймається співвідношення коротких і довгих
операндів: 80% і 20%.

РК ВО ВП ЗР Т = 19 * Тм * 0.8 + 35 * Тм * 0.2
???????????-----------?????? Т =

11) Розподіл: плаваюча кома, регістр-регістр

???????????????????? ? КОП? FPR1? FPR2? DER R1, R2 (FPR1)/(FPR2) = (FPR1)
???????????????????? 0 15

Ділене зчитується з FPR1, дільник з FPR2. Після закінчення
виконання операції приватне нормалізується і поміщається в FPR1.
Приймається співвідношення коротких і довгих операндів: 80% і 20%.

Перетворення порядку поєднується з операцією поділу.

РК ВО ВП НР ЗР Т = 28 * Тм * 0.8 + 56 * Тм * 0.2
???????????-----------??????????? Т =
12,13) Умовний перехід

?????????????????????????????????????? ? КОП? M1? Х2? В2? D2? BC M1, D2 (X2, B2)
?????????????????????????????????????? (D2 + (X2) + (B2)) = (RPSW)
0 31

При виконанні умови (ПП), що міститься в полі M1, відбувається
вибір такої команди за адресою D2 + (B2) + (X2), в іншому випадку
виконується наступна по порядку команда. За наявності альтернативного
буфера команд вважаємо ймовірність знаходження команди в буфері р = 0.8.

а) Успішний перехід:

РК ПУ ВА ВК Т = 4 * Тм * 0.8 + Тп * 0.2
????????????????----------? Т =

б) неуспішна перехід:

РК ПУ Т = 2 * Тм; Т =
??????????? 
14) Операція алгебраїчного порівняння (регістр-регістр):

???????????????????? ? КОП? R1? R2? CR R1, R2 (R1)/(R2) = (R1, R1 1)
???????????????????? 0 15

Команда CR виробляє порівняння вмісту (R2) і (R1) і
встановлює ознака результату у відповідності з цією різницею.
Вміст регістрів залишається незмінним.

РК ВО ВП ЗР Т = 4 * Тм
????????????????????? Т =

15) Операція зсуву вліво/вправо (регістр-пам'ять):

?????????????????????????????????????? ? КОП? R1? ? В2? D2? SLL R1, D2 (B2)
?????????????????????????????????????? 0 31

Команда SLL виробляє зсув вмісту регістра R1 вліво на
кількість розрядів, зазначена як адреса друга операнда.
Приймається середньо ймовірне значення зсуву на 3 розряду.

РК ВА ВК ЗР Т = 6 * Тм
???????????---------?????? Т =

16) Визначимо час Тп, виходячи з таблиці значень залежно
ймовірності звернення до буферної пам'яті від її ємності:
Таблиця 1.
?????????????????????????????????????????????????? ????????????????? ? Ємність буферної пам'яті (Кб)? 2? 4? 8? 16? 32? 64? 128?
?????????????????????????????????????????????????? ????????????????? ? Імовірність звернення (р)? 90? 92? 94? 96? 97? 98? 99?
?????????????????????????????????????????????????? ????????????????? Час звертання до пам'яті будемо визначати умовно в кількості
машинних тактів і виходячи з такого виразу:

Тп = р * Тб + (1-р) * Тц; Тп =

де р - імовірність знаходження інформації в кеш-пам'яті;
Тб - цикл обігу буферної пам'яті;
Тц - цикл обігу основної пам'яті.

РОЗРАХУНОК Продуктивний процесор:
Таблиця 2.
?????????????????????????????????????????????????? ????????????????? ? NN? Найменування? Вага? Тривалий. (Такт) Середнє знач.?
? пп? і тип операції? команди ?????????????????????????????? ? ? ? %? Б/совм? Поєднуючи? Такт *%? мкс *%?
?????????????????????????????????????????????????? ????????????????? ? 1.? Завантаження: пам'ять-регістр? 12.4? ? ? ? ?
? 2.? регістр-пам'ять? 6.2? ? ? ? ?
? 3.? регістр-регістр? 21.6? ? ? ? ?
? ? Додавання/віднімання:? ? ? ? ? ?
? 4.? ф.зпт, регістр-регістр? 14.4? ? ? ? ?
? 5.? ф.зпт, регістр-пам'ять? 8.5? ? ? ? ?
? 6.? пл.зпт, регістр-регістр? 6.4? ? ? ? ?
? 7.? пл.зпт, регістр-пам'ять? 3.5? ? ? ? ?
? ? Множення:? ? ? ? ? ?
? 8.? ф.зпт, регістр-регістр? 1.8? ? ? ? ?
? 9.? пл.зпт, регістр-регістр? 2.6? ? ? ? ?
? ? Поділ:? ? ? ? ? ?
? 10.? ф.зпт, регістр-регістр? 0.6? ? ? ? ?
? 11.? пл.зпт, регістр-регістр? 1.2? ? ? ? ?
? ? Умовний перехід:? ? ? ? ? ?
? 12.? успішний? 10.4? ? ? ? ?
? 13.? неуспішна? 2.2? ? ? ? ?
? ? Логічні операції:? ? ? ? ? ?
? 14.? порівняння (ф.зпт)? 4.8? ? ? ? ?
? 15.? зрушення (на 3 розряду)? 3.4? ? ? ? ?
?????????????????????????????????????????????????? ????????????????? ? ? Сумарне значення? ? -? -? ? ?
?????????????????????????????????????????????????? ????????????????? 
Середній час виконання команди (такт): ТСТ = Ткт/100
ТСТ =

Продуктивність процесора (ком/такт): ПТ = 1/Тст
Пт =

Необхідний машинний такт (мкс): Тм є пт/Пз
Тм =

Середній час виконання команди (мкс): ПВМ = Ткм/100
ПВМ =

Реальна продуктивність процесора (млн.ком/с): Пр = 1/Тсм
Пр =

Техніко-економічна ефективність (ком/с * руб): Р = Пр/Ср

З А К Л Ю Ч Е Н Н Я

Результати розробки процесора ЕОМ Єдиної системи заданої
продуктивності показує, що для даного рівня виробник-
ності технічно і економічно доцільним є використання
елементної бази, що дозволяє мати машинний такт не більше 60 нс,
суміщена обробка, при якій можна виконувати одночасно до 5
команд, і використання сверхоператівной буферній пам'яті ємністю не
менше 64 Кбайт. Застосування інших методів прискорення операцій:
суміщення на етапі виконання операції - отримання проміжних
результатів (напівсума і порозрядним переносів); реалізація операцій
множення/ділення на спеціальному пристрої з конвеєрної обробкою
та інші, не доцільно.

?